摘要:

隨著半導體技術的發展，傳統倒裝焊( FC) 鍵合已難以滿足高密度、高可靠性的三維( 3D) 互連技術的需求?；旌湘I合( HB) 技術是一種先進的3D 堆疊封裝技術，可以實現焊盤直徑≤1 μm、無凸點的永久鍵合。闡述了HB 技術的發展歷史、研究進展并預測了發展前景。目前HB 技術的焊盤直徑/節距已達到0.75 μm /1. 5 μm，熱門研究方向包括銅凹陷、圓片翹曲、鍵合精度及現有設備兼容等，未來將突破更小的焊盤直徑/節距。HB 技術將對后摩爾時代封裝技術的發展起到變革性作用，在未來的高密度、高可靠性異質異構集成中發揮重要的作用。

0 引言

隨著半導體技術的飛速發展，各類集成電路的功能也日益多樣化，居家辦公、人工智能( AI)、汽車電子等應用促使集成電路向著高性能、高集成度、高可靠性的方向發展。由于半導體摩爾定律逐漸逼近極限，前道芯片制造已經逐漸達到技術升級的瓶頸，很難在保持成本不變的情況下增加單位面積的晶體管數量，因此，國際上逐漸開始重視先進封裝技術，以求通過后道的高密度互連技術突破摩爾定律的極限，例如芯粒技術［1－3］、二維半( 2. 5D) 轉接板技術［4－6］、三維( 3D) 堆疊技術等［7－9］。目前的3D 堆疊技術需要大規模使用硅通孔( TSV) 和球柵陣列倒裝焊( FC-BGA) 技術，過多的通孔與焊球結構影響集成電路的可靠性，例如焊料、底填膠、TSV 中的空洞在復雜的工作環境下都將成為致命的缺陷。此外，3D 堆疊焊球/焊柱的尺寸最小只能達到20 ～ 50 μm，很大程度地限制了互連密度的提高［10］。因此，開發高密度、高可靠性的3D 堆疊技術成為先進封裝技術領域內的熱門方向

2016 年，混合鍵合( HB) 技術首次應用于圖像傳感器的大批量加工［11］。HB 技術是將Cu /SiO2打磨出極其光滑的表面，當表面足夠光滑時，不同界面之間將會產生范德華力，稍微施加壓力或高溫，就可以實現永久鍵合，Cu-Cu、SiO2-SiO2、Cu-SiO2界面之間都可以同時鍵合，故稱為混合鍵合。

HB 技術是一種能夠實現微米級、無凸點的互連技術，研究焦點集中于低粗糙度的磨平方法、高精度的對準方法、晶圓翹曲的控制方法和銅焊盤凹陷的控制方法等［12－14］，目前，該技術鍵合精度的極限可以達到1 μm 以下，已經實現量產的HB 技術將焊盤直徑控制在10 μm 左右，因為前道晶圓廠所制備的銅焊盤直徑仍然在10 μm 以上，10 μm 的HB 技術可以恰好將不同芯片的銅焊盤進行互連，較扇出工藝省去了再布線、植球、倒裝、底填等步驟，是目前先進封裝的核心鍵合技術之一［15－17］。對HB 技術的開發已經受到了半導體廠商的廣泛關注，該技術的實現不僅對高密度、高可靠封裝生產線建立具有促進作用，而且極大地促進了前后道工藝的融合，HB 技術將成為實現高端封裝的重要手段之一。

本文將從發展歷史、研究進展和前景預測三個方面對HB 技術進行總結與分析，為封裝技術未來向高密度、高可靠性方向的發展提供新的思路。

1 HB技術的發展

HB 技術是在倒裝焊( FC) 技術的基礎上發展起來的新一代3D 鍵合技術。目前大多數先進3D堆疊芯片采用的是TSV 轉接板+倒裝微凸點的工藝，例如芯片－轉接板－基板( CoWoS) 、有源轉接板( Foveros) 、嵌入式多芯片互連橋接( EMIB)等工藝，均使用TSV 作為3D互連的手段，一個芯片的電信號經過TSV 傳輸后需要經過扇出再布線、倒裝微凸點進入到另一個芯片。圖1 為2. 5D/3D封裝結構示意圖，圖中右上方多層堆疊的存儲器之間采用的是3D 堆疊技術，利用TSV 實現了多個有源芯片在縱向空間上的互連，而多層存儲器與處理器之間的互連則是采用2. 5D 堆疊技術，它是將電信號通過TSV 由存儲器－轉接板－印制電路板( PCB) －轉接板－處理器的路徑進行傳輸，相當于縱向跨越了多個平面的2D 傳輸路徑，并不是真正意義上的3D 互連，所以稱之為2. 5D 堆疊技術。在3D 堆疊技術中會用到大量的TSV 路徑，它利用多次離子刻蝕技術獲得深寬比為10 ∶ 1 以上的通孔，然后將銅電鍍填充進入通孔中，再減薄硅片獲得填滿銅的TSV 通孔，制備TSV 的過程十分困難，需要不斷地重復刻蝕、制備鈍化層、濺射種子層、電鍍等步驟，目前國內的TSV 技術很難實現完美的縱向銅柱。此外，TSV 后通常要進行倒裝回流焊，將銅柱末端與另一個芯片的銅布線相連，而FC 工藝的植球、底填過程復雜，結合力差，易出現虛焊、空洞等缺陷，如果3D 結構過于復雜，使用傳統的FC 工藝會事倍功半。

目前業界廣泛使用的3D 堆疊是晶圓級TSV扇出3D 堆疊［18－20］，圖2 是硅通孔和扇出布線3D 堆疊工藝流程圖，首先在填Cu 的TSV 盲孔芯片上表面制備出扇出再布線、凸點下焊盤( UBM) 和微凸點，用于與上方芯片的互連; 然后減薄芯片將TSV 下端露頭; 最后在芯片下表面制備出UBM 用于與下方芯片的互連。由于整個TSV 打通的過程在前道布線( FEOL) 和后道布線( BEOL) 的流程之間，所以稱為中通孔流程。這種工藝仍然依賴倒裝回流焊實現各個芯片之間的互連，微凸點焊球與TSV 末端需要通過再布線和UBM 實現互連。這種傳統3D 堆疊的優點是互連均在百微米級別完成，可以使用成熟的FC 工藝，成本低，但缺點是每一層互連都要經歷再布線，工藝復雜，界面數量過多，分層失效發生的可能性較大，失效的概率會隨著堆疊層數的增加而成倍增長，在可靠性上限制了3D 堆疊的層數。

為了徹底避開TSV 和FC 工藝的繁瑣，HB 技術應運而生。HB 始于SiO2-SiO2界面的直接鍵合，最初將硅晶圓背面SiO2與有大馬士革布線的硅晶圓正面SiO2磨平后壓合到一起，制備了TSV 后在上方進行大馬士革布線，這個過程也被稱為TSV先通孔工藝。如圖3 ( a) 所示，TSV 先通孔工藝可以省略FC 工藝的植球、回流、底填等步驟，相對更加高效，但依然要讓銅穿過硅片，對上下晶圓的大馬士革布線進行互連，該工藝同樣離不開TSV技術。

在直接鍵合概念提出后不久，便衍生出了HB技術，該技術在SiO2界面鍵合之前進行大馬士革布線，將Cu 焊盤和SiO2共存的異質界面磨平后面對面鍵合，徹底省略了TSV 工藝。HB 是通過分子間作用力( 范德華力) 實現的，通常使用化學機械拋光( CMP) 對大馬士革布線層進行表面處理，CMP 過程還可以減少Cu 線路腐蝕和Cu 凹陷。當Cu 和SiO2的光滑界面相互接觸時，Cu 和SiO2的原子/分子會形成牢固的范德華力，這個過程在熱力學上是自發的，所以并不需要額外施加能量來驅動鍵合，此外，由于Cu 和SiO2原子/分子鍵合的機理相同，理論上可以實現Cu-Cu、SiO2-SiO2、Cu-SiO2三種界面的同步鍵合。如圖3 ( b) 所示，為了增強表面結合力，通常需要增加等離子體活化工序，然后再通過高精度的倒裝熱壓工序，實現多界面之間的混合鍵合［21－22］。

HB 技術的優點是簡化了3D 堆疊的布線層，與含有TSV 的3D 堆疊技術相比，HB 技術可以直接省略再布線，甚至部分FEOL，使設計難度降低，并且避免再布線和倒裝回流焊可提高可靠性。HB 的光刻鍍銅可以實現與前道工藝一樣的線寬和節距，即可以直接用于互連直徑小于10 μm 的焊盤，遠低于百微米級或毫米級的植球直徑，從而可以大大增加封裝堆疊時互連的密度，同時整個過程是全固態過程，不涉及任何金屬的熔融，可以避免焊料橋連和空洞的形成，將有效提高電子器件的可靠性。該方法徹底省略了目前晶圓級封裝常用的扇出及FC 工藝，不借助任何橋芯片的設計，屬于真正意義上的3D 堆疊封裝技術。由于HB 工藝的鍍銅步驟通常采用前道晶圓制造的大馬士革鍍銅法［23］，鍵合步驟又采用后道的FC 焊設備，這使前后道的界限變得模糊，可以帶動晶圓制造和封裝技術的共同進步。然而，HB技術的缺點是需要依賴于昂貴的高精度磨平和對準設備，目前磨平需要依靠CMP 機，很少在后道封裝廠中使用，對準依靠高精度貼片機，需要在現有成熟的FC 產線上進行升級。

2 HB技術的研究進展

目前國際大型的垂直整合制造廠、晶圓廠、封測廠都在大力開發HB 技術［24］，最前沿的晶圓級堆疊( WoW) 和片上系統( SoC) 中也逐漸出現了HB 技術的身影。具體的應用有CMOS 圖像傳感器、3D NAND 存儲器等。近年也有諸多學術成果表明HB 技術取得了較大的進步。

2018 年，Y. Kagawa 等人［25］將HB 技術應用于CMOS 圖像傳感器，該工作優化了CMP 磨平工藝，如圖4 所示，相比于傳統CMP 后焊盤會產生凹陷，優化后的CMP 工藝會保留少量焊盤凸出，實驗證明該方法有助于增強HB 技術的魯棒性。最終，通過該方法獲得了直徑4 μm 焊盤的HB 互連，并且通過175 ℃、1 000 h 的煅燒，傳感器依然未發生界面電阻偏移，證明界面可靠性較強。

2020 年，L. Arnaud 等人［26］詳細描述了HB 技術的原理和產品質量檢測方法，并將HB 技術與TSV 技術進行了聯用。該工作詳細介紹了HB 技術中最關鍵的兩點———磨平與對準，給出了明確的設備型號、粗糙度檢驗方法和標準、不重合度檢驗方法及標準等實用性信息。對于磨平技術，該工作使用了原子力顯微鏡( AFM) 來表征界面的光滑程度，如圖5［26］所示，可根據像素顏色深度曲線的數學特征擬合出均方根( RMS) 波動值，發現當1 μm×1 μm 表面粗糙度RMS＜0. 5 nm 時，便會提供足夠大的黏附能。

對于對準技術，該工作使用的是晶圓對晶圓( W2W) 的鍵合設備，晶圓上的布線采用了典型的大馬士革鍍銅工藝。圖6［26］是采用HB 工藝后晶圓樣品截面的掃描電子顯微鏡( SEM) 圖像。SEM圖像表明，上下晶圓沒有完美地對齊，Cu 焊盤之間會有少量的錯位，這種錯位是難以避免的。對于上下晶圓不重合度的檢測方法，可使用設備自帶的偏移檢測系統進行發射紅外光譜檢測，可以獲得如圖7［26］所示的晶圓未對準矢量圖，當平移量均值＜200 nm、3σ 殘差＜100 nm，即可初步斷定上下晶圓對準精度較高。通過先進的磨平和對準技術，該工作實現了焊盤直徑0. 75～2 μm、節距1. 5 ～ 4 μm大馬士革焊盤的精準互連。

2020 年，H. M. Ji 等人［27］報道了一種相似的HB 工藝，給出了HB技術的詳細流程。圖8［27］為該工藝流程示意圖，其中步驟a～ f 是大馬士革鍍銅工藝; 步驟g 為CMP 工藝，使晶圓表面同時暴露出平整的Cu 和SiO2界面; 步驟h 和i 為對準和鍵合，鍵合過程在常溫常壓下進行，鍵合后會在300～400 ℃下退火，使鍵合更加牢固。該工作實現了直徑1 μm 焊盤的高精度互連，平移量達到100nm 以內。

此外，上述工作還詳細研究了HB 技術界面開裂現象的形成機理，如圖9［27］所示，通過SEM 截面圖發現，與Cu-Cu 界面相鄰的SiO2-SiO2界面產生了未鍵合區，經分析，鍵合過程中產生了剝離應力，導致了SiO2-SiO2界面的剝離。通過ANSYS 熱仿真研究了熱應力與銅凹陷、退火溫度、焊盤節距等因素之間的關系，發現適當的焊盤凹陷、較低的退火溫度、適當放大節距都有助于減小應力，減少界面開裂的現象。然而，該工作仍然局限于W2W混合鍵合的研究，未能給出更適合后道封裝廠的工藝路線。

2018 年，G. L. Gao 等人［28］提出了芯片對晶圓( D2W) 的HB技術，D2W-HB 又被稱為直接鍵合互連( DBI) ，因為可以靈活地操控單個芯片精準鍵合到下方晶圓上的某個位置，組成微系統，然后有選擇性地切割下方晶圓，更加適用于當前熱門的系統級封裝( SiP) 和芯粒封裝( Chiplet) 。該工作給出了D2W 相比于W2W 的最大難點，即已磨平晶圓的劃片工藝。相較于一個完整晶圓的鍵合，使用封裝廠常規的金剛刀劃片工藝切割的過程會引入邊緣破損、硅渣飛濺等現象，造成劃片后芯片表面粗糙度增加。該工作提出了一種表面涂覆保護層的劃片方法，可減小硅渣對粗糙度的影響，劃片后再通過濕法工序去除保護層，即可進行D2W 鍵合。圖10［28］所示為采用D2W-HB 技術獲得的堆疊樣品，最終實現了堆疊芯片通過D2W 鍵合到8 英寸( 1 英寸= 2. 54cm) 晶圓上。然而該工作依然需要對樣品整體進行高溫煅燒來增強可靠性，未能實現HB 機理所期待的低溫鍵合。

2020 年，G. L. Gao 等人［29］在原有工作的基礎上更新了HB 技術，該工作展示了D2W-HB 的工藝路線，并實現了全程低溫操作。文中明確列舉了低溫D2W-HB 技術相對于高溫W2W-HB 的優勢: 設備成本低，不用加熱或提供惰性氣氛; 安全性高，不用額外加壓; 無需擔心氧化，鍵合時會自動形成密封環境。

此外，該工作利用傳統FC 工藝的設備進行對準和鍵合，大大提高了HB 技術與舊產線的兼容性。該工作的結果表明，Cu 焊盤設計需要結合設備能力，Cu 焊盤的直徑至少為對準精度的5 倍。經過HB 工藝后的產品經過充分的可靠性測試，良率＞95%，使用B. Lee 等人［30］報道的分析方法，并結合AFM 驗證了工藝過程中翹曲和平整度的可控性，樣品的截面SEM 圖像如圖11［29］所示，實現了直徑為15 μm 焊盤的高精度HB，雖然該工作的焊盤直徑遠大于常規W2W-HB 中的直徑，但實現了與傳統封裝FC 設備的兼容，對于降低設備成本意義重大。

2020 年，M. F. Chen 等人［31］報道了一項低溫集成芯片系統( LT-SoIC) 技術。該技術與D2DHB技術采用了相同的鍵合機理，采用全程低溫的工藝流程保證了存儲器芯片不受高溫影響。該工作還搭配TSV 技術對芯片進行了減薄，如圖12［31］所示，最終獲得了12 層芯片每層最薄25 μm 的D2D堆疊鍵合，與傳統的焊球熱壓焊相比，12 層堆疊存儲器芯片的厚度降低至原來的36%，信號帶寬增加至原來的1. 28 倍，功耗降低至原來的81%。該工作是HB 技術在高帶寬存儲器(HBM) 芯片中的一項重大突破。

由于工藝能力的限制，很多封裝廠無法復現大馬士革、CMP、高精度對準等工藝，故需要開發成本低、效率高的折中方案。X. Y. Shi 等人［32］巧妙地避開高成本的CMP 工藝，制備較長的微凸點，再涂覆粘結劑，利用可擠壓的粘結劑代替剛性的SiO2介電層，鍵合時在Cu 微凸點界面之間進行直接鍵合，而粘結劑被擠壓到微凸點的平面進行粘合，該工作使用的粘結劑為苯并環丁烯( BCB) ，其工藝流程和結構示意圖如圖13［32］所示。圖13( a) 的工藝流程中，步驟a 和g 為制備鋁再布線，步驟b 和h 為分布TiW/Cu 種子層，步驟c 和i 為光刻膠顯影，步驟d 為電鍍Cu-Sn，步驟j 為電鍍Cu，步驟e 和k 為刻蝕TiW/Cu，步驟f 為涂覆并顯影BCB，步驟l 為鍵合。這種工藝不需要制備極其光滑的表面，相對易實現。產品要求也不十分苛刻，線寬和節距可以增加到約50 μm。然而，該方法光刻后容易產生梯形區域，擠壓后梯形區域的應力易導致BCB 與SiO2之間產生縫隙，而且該工作依然借助含Sn 焊料進行鍵合，與常規HB 技術的機理并不相同。

為了實現低成本且不借助焊料的焊接，2020年，F. Roustaie 等人［33］報道了一種納米線焊盤室溫鍵合的技術，納米線生長本屬于材料科學領域較成熟的研究方向，但與微電子領域碰撞后激發出了更新穎的方法，該技術雖然無法省略底填膠，但初步省略了焊盤與焊盤之間的焊料，圖14［33］為電化學沉積工藝制備納米線工藝流程及納米線焊盤SEM圖，此項工作利用泡沫臨時模板電化學沉積生長出密集的納米線，通過室溫加壓，即可實現納米線的永久鍵合。圖14 ( a) 中，首先進行光刻和電鍍種子層，接著借助泡沫模板電鍍生長納米線，最后洗去泡沫模板形成納米線。該技術不需要磨平，設備成本較低，但封裝廠想要普及該技術則需要大力開發適合潔凈間的納米線制造技術。

綜合上述應用實例，目前焊盤直徑最小已經可以達到0. 75 μm ( 節距1. 5 μm) ，下一代HB 技術將突破更小的焊盤直徑/節距。文獻［29］ 與［31］ 的工作真正實現了D2W和D2D 的低溫混合鍵合，缺陷較少，單顆芯片的組裝與封裝廠設備兼容性高，對于高產量先進封裝工藝的開發更具有可行性。

3 結語

HB 技術作為一種前沿的封裝鍵合技術，已經在先進封裝領域占據一席之地，在對準精度、布線尺寸、鍵合機理、可靠性等方面均遠優于FC 技術，有望借助高密度、高可靠的優勢逐步占領半導體封裝市場，銅凹陷、圓片翹曲、鍵合精度等方面已經成為HB 技術的熱門研究方向。為了保證良率與可靠性，量產的HB 焊盤的直徑/節距最小維持在5 μm/10 μm。

雖然HB 技術有較高的應用價值，但這項技術尚未成熟，當前面臨的挑戰主要有三方面。一是設備方面，目前大多數HB 技術仍然局限于W2W 形式的鍵合，需要大量應用前道晶圓廠的昂貴設備。而單芯片HB 多以D2W 的形式為主，很少發現D2D的芯片，這與缺乏無損劃片設備、自動化運輸設備，芯片級FC 設備能力落后等因素有較大關系。二是工藝方面，大多數HB 技術通常需要進行高溫退火處理，很難全程保證低溫的工藝條件，真正低溫HB 鍵合的魯棒性有待進一步驗證。三是環境方面，封裝廠與晶圓廠的環境有一定的差異，封裝產線的空氣潔凈度、操作無氧程度、密封程度都與晶圓制造產線有較大差距，在傳統封裝廠實現HB 技術必須建設相應的操作環境。

HB 技術的大規模應用會使集成電路產線更加集中，使前道晶圓廠和后道封裝廠的界限變得更加模糊，協同創新將成為HB 技術發展的趨勢。由于需要頻繁使用晶圓加工的光刻機、電鍍設備、CMP設備等，又要結合封測中的轉接板、倒裝貼片等技術，當前國際上僅有少數大型半導體廠才具備實施該技術的能力，未來的前沿研究也會被這些大型半導體廠所引領，對于中小型封測工廠，尋找低成本的可替代技術將成為一種新的思路。在技術成熟度較高后，HB 將成為高端電子器件加工中不可缺少的一項核心技術。