色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA真的可取代ASIC的傳統(tǒng)地位嗎?華為采用ASIC重創(chuàng)Altera

電子工程師 ? 來源:網(wǎng)絡(luò)整理 ? 作者:佚名 ? 2018-02-16 09:43 ? 次閱讀
關(guān)鍵詞: ASIC , FPGA , 華為 , Altera

中國電信和網(wǎng)絡(luò)設(shè)備廠商華為正在其部分產(chǎn)品中采用ASIC以取代Altera的FPGA。這項(xiàng)進(jìn)展將影響Altera的銷售,并可能打擊“FPGA正在取代ASIC傳統(tǒng)地位”的爭議說法。

Altera總裁、主席兼CEO John Daane在10月23日的第三季度營收?qǐng)?bào)告中表示,有兩個(gè)客戶在近月內(nèi)將三種產(chǎn)量大的設(shè)計(jì)轉(zhuǎn)向了ASIC。Daane并沒有指出客戶的名字,但他說其中一個(gè)是Altera最大的客戶,相信應(yīng)該是華為。

根據(jù)JP摩根分析師Christopher Danely的說法,華為占據(jù)Altera第三季度銷售額的16%,是Altera最大的客戶。Danely表示,華為是最后一個(gè)只采用可編程邏輯的電信設(shè)備OEM廠商。

根據(jù)周二的一份報(bào)告,Danely說他認(rèn)為華為是FPGA最大的買家,每年花費(fèi)3.5億美元,也就是華為年度應(yīng)收的1%來購買FPGA。 他說,華為每年從Altera采購的FPGA價(jià)值3億美元。

Danely預(yù)估,隨著華為從只使用可編程邏輯到混合使用ASIC和可編程邏輯的變化,Altera明年的年?duì)I業(yè)額將損失1.5億美元左右。Danely說道,類似的可編程邏輯收入下降發(fā)生在數(shù)年前,EMC公司從只采用FPGA的模式轉(zhuǎn)向采用FPGA和ASIC的混合模式。

Danely說,讓Altera情況更糟的是,另一可編程邏輯市場(chǎng)領(lǐng)導(dǎo)者賽靈思(Xilinx)將從其與華為的首批設(shè)計(jì)案(design win)中獲益。

Altera和Xilinx表示,近些年傾向于采用FPGA而非ASIC,很多廠商也轉(zhuǎn)向采用FPGA以更快打入市場(chǎng),節(jié)省重復(fù)工程費(fèi)用。但這兩家公司都承認(rèn),ASIC在量更大的應(yīng)用中成本更低。

Daane周二表示,設(shè)計(jì)實(shí)現(xiàn)的提升和先進(jìn)節(jié)點(diǎn)晶圓成本的增加將加速可編程邏輯取代ASIC的速度。

Altera第三季度的應(yīng)收為4.95億美金,環(huán)比增長6%但同比下降了5%。其第三季度的凈收入為1.575億美元,每股49美分,環(huán)比下降3%,同比下降了15%。

Altera第三季度應(yīng)收與分析師的預(yù)期相符。Altera沒有提供第四季度的銷售目標(biāo)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Verilog 與 ASIC 設(shè)計(jì)的關(guān)系 Verilog 代碼優(yōu)化技巧

    Verilog與ASIC設(shè)計(jì)的關(guān)系 Verilog作為一種硬件描述語言(HDL),在ASIC設(shè)計(jì)中扮演著至關(guān)重要的角色。ASIC(Application Specific Integrated
    的頭像 發(fā)表于 12-17 09:52 ?93次閱讀

    FPGAASIC的區(qū)別 FPGA性能優(yōu)化技巧

    FPGAASIC的區(qū)別 FPGA(現(xiàn)場(chǎng)可編程門陣列)和ASIC(專用集成電路)是兩種不同的集成電路技術(shù),它們?cè)诙鄠€(gè)方面存在顯著的區(qū)別: FPGA
    的頭像 發(fā)表于 12-02 09:51 ?176次閱讀

    ASIC集成電路如何提高系統(tǒng)效率

    在現(xiàn)代電子系統(tǒng)中,效率和性能是衡量一個(gè)系統(tǒng)優(yōu)劣的關(guān)鍵指標(biāo)。隨著技術(shù)的發(fā)展,ASIC集成電路因其高度定制化和優(yōu)化的特性,在提高系統(tǒng)效率方面發(fā)揮著越來越重要的作用。 ASIC的定義和特點(diǎn) ASIC是一種
    的頭像 發(fā)表于 11-20 15:57 ?291次閱讀

    ASIC集成電路與FPGA的區(qū)別

    ASIC(專用集成電路)與FPGA(現(xiàn)場(chǎng)可編程門陣列)是兩種不同的集成電路技術(shù),它們?cè)诙鄠€(gè)方面存在顯著的區(qū)別。以下是兩者的主要差異: 一、設(shè)計(jì)與制造 ASIC 是為特定應(yīng)用定制設(shè)計(jì)的集成電路。 需要
    的頭像 發(fā)表于 11-20 15:02 ?330次閱讀

    FPGAASIC在大模型推理加速中的應(yīng)用

    隨著現(xiàn)在AI的快速發(fā)展,使用FPGAASIC進(jìn)行推理加速的研究也越來越多,從目前的市場(chǎng)來說,有些公司已經(jīng)有了專門做推理的ASIC,像Groq的LPU,專門針對(duì)大語言模型的推理做了優(yōu)化,因此相比GPU這種通過計(jì)算平臺(tái),功耗更低、
    的頭像 發(fā)表于 10-29 14:12 ?390次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>在大模型推理加速中的應(yīng)用

    FPGAASIC的優(yōu)缺點(diǎn)比較

    FPGA(現(xiàn)場(chǎng)可編程門陣列)與ASIC(專用集成電路)是兩種不同的硬件實(shí)現(xiàn)方式,各自具有獨(dú)特的優(yōu)缺點(diǎn)。以下是對(duì)兩者優(yōu)缺點(diǎn)的比較: FPGA的優(yōu)點(diǎn) 可編程性強(qiáng) :FPGA具有高度的可編程
    的頭像 發(fā)表于 10-25 09:24 ?395次閱讀

    為低功耗FPGA、處理器和ASIC實(shí)施啟用LVDS鏈路

    電子發(fā)燒友網(wǎng)站提供《為低功耗FPGA、處理器和ASIC實(shí)施啟用LVDS鏈路.pdf》資料免費(fèi)下載
    發(fā)表于 08-29 09:59 ?0次下載
    為低功耗<b class='flag-5'>FPGA</b>、處理器和<b class='flag-5'>ASIC</b>實(shí)施啟用LVDS鏈路

    ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

    本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí),必須認(rèn)真考慮的一些問題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?828次閱讀
    將<b class='flag-5'>ASIC</b> IP核移植到<b class='flag-5'>FPGA</b>上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

    到底什么是ASICFPGA?

    上一篇文章,小棗君給大家介紹了CPU和GPU。今天,我繼續(xù)介紹計(jì)算芯片領(lǐng)域的另外兩位主角——ASICFPGA。█ASIC(專用集成電路)上篇提到,GPU的并行算力能力很強(qiáng),但是它也有缺點(diǎn),就是功耗
    的頭像 發(fā)表于 04-16 08:05 ?210次閱讀
    到底什么是<b class='flag-5'>ASIC</b>和<b class='flag-5'>FPGA</b>?

    fpgaasic在概念上有什么區(qū)別

    FPGA(現(xiàn)場(chǎng)可編程門陣列)和ASIC(應(yīng)用特定集成電路)在概念上存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-27 14:12 ?917次閱讀

    fpgaasic的區(qū)別

    FPGA(現(xiàn)場(chǎng)可編程門陣列)和ASIC(專用集成電路)是兩種不同類型的集成電路,它們?cè)谠O(shè)計(jì)靈活性、制造成本、應(yīng)用領(lǐng)域等方面有著顯著的區(qū)別。
    的頭像 發(fā)表于 03-26 15:29 ?1774次閱讀

    FPGAASIC兩者的設(shè)計(jì)流程

    ASIC中你可以直接加寬金屬線,比如兩倍寬度走時(shí)鐘線,復(fù)位線啦,之類的。金屬線寬度變大,線上的延遲變小,對(duì)速度也是有幫助的。
    發(fā)表于 03-19 13:53 ?844次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>兩者的設(shè)計(jì)流程

    到底什么是ASICFPGA?

    FPGA強(qiáng)的。 FPGA是通用可編輯的芯片,冗余功能比較多。不管你怎么設(shè)計(jì),都會(huì)多出來一些部件。 前面小棗君也說了,ASIC是貼身定制,沒什么浪費(fèi),且采用硬連線。所以,性能更強(qiáng),功耗更
    發(fā)表于 01-23 19:08

    FPGA、ASIC、GPU誰是最合適的AI芯片?

    CPU、GPU遵循的是馮·諾依曼體系結(jié)構(gòu),指令要經(jīng)過存儲(chǔ)、譯碼、執(zhí)行等步驟,共享內(nèi)存在使用時(shí),要經(jīng)歷仲裁和緩存。 而FPGAASIC并不是馮·諾依曼架構(gòu)(是哈佛架構(gòu))。以FPGA為例,它本質(zhì)上是無指令、無需共享內(nèi)存的體系結(jié)
    發(fā)表于 01-06 11:20 ?1636次閱讀
    <b class='flag-5'>FPGA</b>、<b class='flag-5'>ASIC</b>、GPU誰是最合適的AI芯片?

    ASIC芯片開發(fā)過程

    電子發(fā)燒友網(wǎng)站提供《ASIC芯片開發(fā)過程.ppt》資料免費(fèi)下載
    發(fā)表于 12-25 10:04 ?1次下載
    主站蜘蛛池模板: OLDMAN老头456 TUBE| 欧美日韩另类在线专区| 538久久视频在线| 免费成年人在线观看视频| a视频在线免费观看| 日本学生VIDEOVIDEOS更新| 国产福利一区二区精品| 性色AV一区二区三区咪爱四虎| 国精产品一区二区三区| 伊人久久精品AV无码一区| 美女隐私黄www视频| 持田香织abc| 迅雷成人下载| 久久婷婷电影网| yellow片在线观看免费观看动漫 | 欧美亚洲另类热图| 国产成人综合在线| 亚洲欧美综合在线中文| 美女也烦恼主题曲| 公开超碰在线视频| 亚洲欧美日韩中字视频三区| 美女脱了内裤张开腿让男人爽| 青青国产在线观看视频| xxxx69美国| 一品道门在线视频| 色吧最新网址| 精品国产国偷自产在线观看| 中文字幕天堂久久精品| 热久久伊大人香蕉网老师| 国产精品v欧美精品v日韩| 亚洲人视频在线观看| 欧美GV肉片视频免费观看| 国产毛多水多高潮高清| 中文字幕免费在线视频| 涩涩免费视频软件| 青春草国产成人精品久久| 草莓AV福利网站导航| 无码欧美毛片一区二区三在线视频| 精品一卡2卡三卡4卡乱码精品视频 | 国产全肉乱妇杂乱视频| 在线伦理电影网|