中國(guó)電信和網(wǎng)絡(luò)設(shè)備廠商華為正在其部分產(chǎn)品中采用ASIC以取代Altera的FPGA。這項(xiàng)進(jìn)展將影響Altera的銷售,并可能打擊“FPGA正在取代ASIC傳統(tǒng)地位”的爭(zhēng)議說(shuō)法。
Altera總裁、主席兼CEO John Daane在10月23日的第三季度營(yíng)收?qǐng)?bào)告中表示,有兩個(gè)客戶在近月內(nèi)將三種產(chǎn)量大的設(shè)計(jì)轉(zhuǎn)向了ASIC。Daane并沒有指出客戶的名字,但他說(shuō)其中一個(gè)是Altera最大的客戶,相信應(yīng)該是華為。
根據(jù)JP摩根分析師Christopher Danely的說(shuō)法,華為占據(jù)Altera第三季度銷售額的16%,是Altera最大的客戶。Danely表示,華為是最后一個(gè)只采用可編程邏輯的電信設(shè)備OEM廠商。
根據(jù)周二的一份報(bào)告,Danely說(shuō)他認(rèn)為華為是FPGA最大的買家,每年花費(fèi)3.5億美元,也就是華為年度應(yīng)收的1%來(lái)購(gòu)買FPGA。 他說(shuō),華為每年從Altera采購(gòu)的FPGA價(jià)值3億美元。
Danely預(yù)估,隨著華為從只使用可編程邏輯到混合使用ASIC和可編程邏輯的變化,Altera明年的年?duì)I業(yè)額將損失1.5億美元左右。Danely說(shuō)道,類似的可編程邏輯收入下降發(fā)生在數(shù)年前,EMC公司從只采用FPGA的模式轉(zhuǎn)向采用FPGA和ASIC的混合模式。
Danely說(shuō),讓Altera情況更糟的是,另一可編程邏輯市場(chǎng)領(lǐng)導(dǎo)者賽靈思(Xilinx)將從其與華為的首批設(shè)計(jì)案(design win)中獲益。
Altera和Xilinx表示,近些年傾向于采用FPGA而非ASIC,很多廠商也轉(zhuǎn)向采用FPGA以更快打入市場(chǎng),節(jié)省重復(fù)工程費(fèi)用。但這兩家公司都承認(rèn),ASIC在量更大的應(yīng)用中成本更低。
Daane周二表示,設(shè)計(jì)實(shí)現(xiàn)的提升和先進(jìn)節(jié)點(diǎn)晶圓成本的增加將加速可編程邏輯取代ASIC的速度。
Altera第三季度的應(yīng)收為4.95億美金,環(huán)比增長(zhǎng)6%但同比下降了5%。其第三季度的凈收入為1.575億美元,每股49美分,環(huán)比下降3%,同比下降了15%。
Altera第三季度應(yīng)收與分析師的預(yù)期相符。Altera沒有提供第四季度的銷售目標(biāo)。
發(fā)布評(píng)論請(qǐng)先 登錄
AI推理帶火的ASIC,開發(fā)成敗在此一舉!

JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎?
CPLD 與 ASIC 的比較
ASIC和GPU的原理和優(yōu)勢(shì)

Verilog 與 ASIC 設(shè)計(jì)的關(guān)系 Verilog 代碼優(yōu)化技巧
FPGA與ASIC的區(qū)別 FPGA性能優(yōu)化技巧
ASIC集成電路在人工智能中的應(yīng)用
ASIC集成電路如何提高系統(tǒng)效率
ASIC集成電路與通用芯片的比較
ASIC集成電路應(yīng)用領(lǐng)域 ASIC集成電路的優(yōu)缺點(diǎn)分析
ASIC集成電路與FPGA的區(qū)別
FPGA和ASIC在大模型推理加速中的應(yīng)用

FPGA與ASIC的優(yōu)缺點(diǎn)比較
為低功耗FPGA、處理器和ASIC實(shí)施啟用LVDS鏈路

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

評(píng)論