氮化硅（Si?N?）薄膜是一種高性能介質材料，在集成電路制造領域具有廣泛的應用前景。作為非晶態絕緣體，氮化硅薄膜不僅介電特性優于傳統的二氧化硅，還具備對可移動離子的強阻擋能力、結構致密、針孔密度小、化學穩定性好以及介電常數高等一系列優點。本文將主要介紹了氮化硅薄膜的制備方法、特性及其在半導體器件制造中的具體應用，重點對比低壓化學氣相沉積（LPCVD）和等離子體增強化學氣相沉積（PECVD）兩種制備工藝，并詳細解析低應力PECVD氮化硅薄膜的制備技術。

一、氮化硅薄膜的制備方法及用途

1. 氮化硅薄膜的制備方法

氮化硅薄膜的制備方法主要包括LPCVD和PECVD兩種。

LPCVD氮化硅工藝

LPCVD工藝需要高溫環境，通常在700~800°C范圍內進行。這種工藝制備的氮化硅薄膜結構致密，具有較高的耐腐蝕性和硬度，掩膜性能優異，適用于堿性溶液刻蝕硅材料的掩膜層。

PECVD氮化硅工藝

與LPCVD相比，PECVD工藝可以在較低的溫度下（低于400°C）沉積氮化硅薄膜。這使得PECVD工藝在與底層器件結構兼容的工作溫度下沉積氮化硅薄膜成為可能。PECVD制備的氮化硅薄膜雖然相對不如LPCVD薄膜致密，但具有更高的靈活性和更低的制備成本。

2. 氮化硅薄膜的用途

氮化硅薄膜在半導體器件制造中有兩個主要用途：掩蔽膜和鈍化層。

掩蔽膜

掩蔽膜通常使用LPCVD沉積，因為LPCVD制備的氮化硅薄膜具有優異的阻水性能。氮化硅掩蔽特別適用于熱氧化過程，因為氧氣很難通過氮化硅擴散。

鈍化層

作為鈍化層，氮化硅薄膜具有許多理想的品質。PECVD方法允許其在與底層器件結構兼容的工作溫度下沉積。該薄膜幾乎不受水分和鈉離子等關鍵環境污染物的影響。通過調整PECVD工藝條件，還可以調整薄膜中的固有應力，以消除薄膜分層或開裂的風險。

二、低應力PECVD氮化硅薄膜制備

在半導體工藝中，較低的薄膜應力是保證器件形變較小的關鍵因素。PECVD制備氮化硅薄膜時，薄膜應力主要來源于兩個方面：熱應力和微結構應力。

1. 熱應力

熱應力是由于薄膜和襯底之間不同的熱膨脹系數所導致的。在高溫條件下淀積的薄膜當降低到室溫時，相對于襯底會產生一定的收縮或膨脹，表現出張應力或壓應力。

2. 微結構應力

微結構應力主要來源于薄膜和襯底接觸層的錯位，或薄膜內部的一些晶格失配等缺陷和薄膜固有的分子排列結構。在PECVD系統中，由于淀積溫度較低（通常不超過400℃），并且使用射頻放電產生等離子體來維持反應，因此射頻條件（頻率和功率）成為影響氮化硅薄膜應力的關鍵因素之一。

3. 射頻條件對薄膜應力的影響

頻率

在低頻（380kHz）條件下，反應氣體的離化率較高，等離子體密度較大，容易減少氫元素的摻入，使薄膜變得致密，產生較大的壓應力。而在高頻（13.56MHz）條件下，反應氣體的離化程度較低，等離子體密度較小，引入較多的氫元素，形成較為疏松的結構，導致薄膜呈現張應力。

功率

射頻功率對薄膜應力的影響同樣顯著。當射頻功率較小時，反應氣體尚不能充分電離，激活效率低，薄膜針孔多且均勻性較差。隨著射頻功率的增大，氣體激活效率提高，反應物濃度增大，等離子體氣體對襯底有一定的轟擊作用，使生長的氮化硅薄膜結構致密，提高了膜的抗腐蝕性能。但射頻功率不能過大，否則沉積速率過快，會出現類似“濺射”現象，影響薄膜性質。低頻條件下氮化硅薄膜應力為壓應力，高頻條件下為張應力，其大小均隨功率的增大而減小。

4. 混頻工藝

為了減小氮化硅薄膜的應力，并實現對應力大小甚至方向的控制，可以采用混頻工藝。混頻工藝結合了低頻和高頻氮化硅薄膜的特性，通過適當選取低頻和高頻反應時間周期，可以實現對薄膜應力的調控。然而，混頻工藝中低頻和高頻反應時間周期的選取需要折中考慮。切換時間周期過短會導致等離子體不穩定，影響薄膜的均勻性；切換時間周期過長則會影響氮化硅薄膜厚度方向上的均勻性。因此，在進行工藝調整時，需要綜合考慮以上兩方面因素。

通過對比LPCVD和PECVD兩種制備工藝，我們可以發現，LPCVD制備的氮化硅薄膜具有更加致密的薄膜特性、更耐腐蝕和硬度更好等優點，適用于堿性溶液刻蝕硅材料的掩膜層；而PECVD制備的氮化硅薄膜則具有更低的沉積溫度和更高的靈活性，適用于與底層器件結構兼容的鈍化層。此外，通過調整PECVD工藝條件，還可以實現對薄膜應力的調控，以滿足不同半導體器件的需求。