創(chuàng)新之處

為實(shí)現(xiàn) FPGA 產(chǎn)品成本的降低，AMD 不會(huì)選擇采用過(guò)時(shí)的架構(gòu)或接口。

借助 AMD Spartan UltraScale+ FPGA，實(shí)現(xiàn)面向未來(lái)的產(chǎn)品設(shè)計(jì)。該系列器件采用先進(jìn)互連架構(gòu)，搭配出色外設(shè)以及高質(zhì)量散熱封裝，為您的成本敏感型應(yīng)用帶來(lái)卓越性能。選擇適合您當(dāng)前和未來(lái)需求的器件。

優(yōu)化 LUT 利用率，讓您事半功倍

高效的設(shè)計(jì)始于高效的架構(gòu)。AMD UltraScale+ 和 7 系列 FPGA 器件采用 LUT6 架構(gòu)，成就緊湊、高效的卓越設(shè)計(jì)。

高性能架構(gòu)助力效率大提升

采用 AMD UltraScale+ FPGA 和自適應(yīng) SoC，無(wú)論是以 100 MHz 還是以超過(guò) 300 MHz 的頻率運(yùn)行，設(shè)計(jì)人員都能在性能與功耗之間達(dá)成良好平衡，實(shí)現(xiàn)更高的性能或更低的功耗。

高級(jí)封裝助力提升散熱性能

充分降低負(fù)載器件溫度以減少靜態(tài)功耗，并簡(jiǎn)化產(chǎn)品設(shè)計(jì)。全新推出的 AMD 成本優(yōu)化型產(chǎn)品系列提供多種高級(jí)封裝技術(shù)，包括芯片級(jí)封裝、InFO 封裝、裸片封裝等，可顯著提升散熱性能。此外，更低的器件內(nèi)核電壓帶來(lái)更低的動(dòng)態(tài)功耗，進(jìn)而使結(jié)溫低于之前的 COP 系列。

顯著降低功耗

AMD COP 系列器件具有較低的靜態(tài)和動(dòng)態(tài)功耗，可支持尺寸小、散熱效率高的產(chǎn)品。而與上一代相比，Spartan UltraScale+ FPGA 旨在將總功耗降低高達(dá) 30%1。此外，與前幾代產(chǎn)品相比，Spartan UltraScale+ FPGA 還將接口功耗降低了高達(dá) 60%2。

在設(shè)計(jì)時(shí)考慮了未來(lái)的連接需求

在設(shè)計(jì)時(shí)融入一系列全新超快連接技術(shù)以延長(zhǎng)設(shè)計(jì)壽命。AMD 成本優(yōu)化型產(chǎn)品系列器件不僅支持 3.2G MIPI D-PHY 和 PCIe Gen4 接口，還支持硬核 LPDDR4x/LPDDR5 內(nèi)存控制器。

適合成本敏感型應(yīng)用的可擴(kuò)展解決方案

AMD 為成本敏感型應(yīng)用提供了一系列豐富的自適應(yīng)解決方案。AMD UltraScale+ 和 7 系列 FPGA 以及自適應(yīng) SoC 基于 LUT6 架構(gòu)，旨在大幅提高性能，同時(shí)優(yōu)化成本以滿(mǎn)足價(jià)格敏感型客戶(hù)的需求。

AMD Spartan UltraScale+ FPGA

為高 I/O 應(yīng)用帶來(lái)超高 I/O 邏輯單元比，實(shí)現(xiàn)成本優(yōu)化；

與上一代產(chǎn)品相比，總功耗降幅預(yù)計(jì)最高可達(dá) 30%1。

AMD Artix UltraScale+ FPGA

超高收發(fā)器聚合帶寬，輕松適應(yīng)網(wǎng)絡(luò)、視頻和視覺(jué)技術(shù)等領(lǐng)域的新興協(xié)議；

出色的定點(diǎn) DSP 計(jì)算能力，適用于圖像和視頻處理、實(shí)時(shí)控制以及 AI 推理。

AMD Zynq UltraScale+ MPSoC

在單個(gè)器件中集成 Arm 處理器系統(tǒng)和 UltraScale 可編程邏輯架構(gòu)；

超緊湊封裝，散熱性能出眾，輕松實(shí)現(xiàn)高計(jì)算密度。

1，預(yù)測(cè)數(shù)據(jù)基于 AMD 于 2024 年 1 月進(jìn)行的內(nèi)部分析，使用 Xilinx Power Estimator (XPE) 工具 2023.1.2 版，計(jì)算了 16nm Artix UltraScale+ AU7P FPGA 與 28nm Artix 7 7A35T FPGA 的總功耗（靜態(tài)功耗 + 動(dòng)態(tài)功耗）以及邏輯單元比之差，從而估算 16nm Spartan UltraScale+ SU35P FPGA 的功耗。實(shí)際總功耗在最終產(chǎn)品上市時(shí)可能會(huì)有所不同，具體取決于器件、設(shè)計(jì)、配置和其他因素。(SUS-003)

2，預(yù)測(cè)數(shù)據(jù)基于 AMD 于 2024 年 1 月進(jìn)行的內(nèi)部分析，使用 Xilinx Power Estimator (XPE) 工具 2023.1.2 版，根據(jù) Artix UltraScale+ AU7P FPGA 的邏輯擴(kuò)展數(shù)量計(jì)算總功耗（靜態(tài)功耗及動(dòng)態(tài)功耗），從而估算 Spartan UltraScale+ SU200P FPGA 與 Artix 7 7A200T FPGA 的總功耗。實(shí)際總功耗在最終產(chǎn)品上市時(shí)可能會(huì)有所不同，具體取決于配置、設(shè)計(jì)、使用情況和其他因素。(SUS-006)