IBM 與日本芯片制造商 Rapidus 在 2024 IEEE IEDM 國際電子器件會議上，對外展示了雙方攜手合作所研發(fā)的多閾值電壓 GAA 晶體管技術(shù)成果。該技術(shù)上的重大突破預(yù)計會被應(yīng)用于 Rapidus 的 2nm 制程生產(chǎn)流程之中。

IBM 宣稱，當制程推進到 2nm 階段時，晶體管的結(jié)構(gòu)會從長久以來所采用的 FinFET（鰭式場效應(yīng)晶體管）轉(zhuǎn)換為 GAAFET（全環(huán)繞柵極場效應(yīng)晶體管）。這一轉(zhuǎn)變?yōu)橹瞥痰牡乱l(fā)了新的難題：怎樣達成多閾值電壓，從而讓芯片能夠在較低的電壓環(huán)境下執(zhí)行復(fù)雜的運算任務(wù)。

鑒于在 2nm 名義制程之下，N 型與 P 型半導(dǎo)體通道彼此間的距離極為狹小，所以需要精準的光刻技術(shù)才能夠在實現(xiàn)多閾值電壓的同時，又不對半導(dǎo)體的性能造成較大的負面影響。不過，IBM 與 Rapidus 引入了兩種存在差異的選擇性減少層（SLR）芯片構(gòu)建工藝手段，順利達成了預(yù)期的目標效果。

IBM 研究院高級技術(shù)人員 Bao Ruqiang 表示：與上一代 FinFET 相比，Nanosheet 納米片的構(gòu)造差異顯著，并且可能更具復(fù)雜性。我們所提出的新生產(chǎn)流程相較于之前使用的方法更為簡便，我們堅信這會使我們的合作伙伴 Rapidus 能夠更輕松、更可靠地運用 2 納米片技術(shù)進行大規(guī)模的芯片制造工作。