對(duì)于看英文手冊(cè)，大家肯定都很苦惱，尤其是那種幾百上千頁(yè)的手冊(cè)，真是看著就頭大，
不得不說(shuō)，找個(gè)國(guó)產(chǎn)DDR的手冊(cè)是真難。
雖然比不上協(xié)議原文，但對(duì)于理解概念來(lái)說(shuō)，幫助真的挺大。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
DDR3
+關(guān)注
關(guān)注
2文章
283瀏覽量
42969
原文標(biāo)題：DDR3中文手冊(cè)，這叫一個(gè)優(yōu)雅！
文章出處：【微信號(hào)：FANYPCB，微信公眾號(hào)：凡億PCB】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
一文探討DDR3內(nèi)存的具體特性和功能
為了更好地管理各類DDR3內(nèi)存的特性，并提供一種簡(jiǎn)便的、帶寬效率高的自動(dòng)化方式來(lái)初始化和使用內(nèi)存，我們需要一款高效DDR3內(nèi)存控制器。
【紫光同創(chuàng)國(guó)產(chǎn)FPGA教程】【第十章】DDR3讀寫測(cè)試實(shí)驗(yàn)
本實(shí)驗(yàn)為后續(xù)使用DDR3內(nèi)存的實(shí)驗(yàn)做鋪墊，通過(guò)循環(huán)讀寫DDR3內(nèi)存，了解其工作原理和DDR3控制器的寫法，由于DDR3控制復(fù)雜，控制器的編寫難度高，這里筆者介紹采用第三方的
DDR3 SDRAM配置教程
DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代產(chǎn)品，相較于DDR2，
xilinx平臺(tái)DDR3設(shè)計(jì)教程之設(shè)計(jì)篇_中文版教程3
xilinx平臺(tái)DDR3設(shè)計(jì)教程之設(shè)計(jì)篇_中文版教程3
發(fā)表于 08-05 18:39
DDR+DDR2+DDR3設(shè)計(jì)總結(jié)指導(dǎo)手冊(cè)
DDR~DDR3的設(shè)計(jì)指導(dǎo)手冊(cè)
發(fā)表于 11-02 17:02
?0次下載
ddr3的讀寫分離方法有哪些？
DDR3是目前DDR的主流產(chǎn)品，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫分離的方法。最開(kāi)始的
ddr4和ddr3內(nèi)存的區(qū)別,可以通用嗎
雖然新一代電腦/智能手機(jī)用上了DDR4內(nèi)存，但以往的產(chǎn)品大多還是用的DDR3內(nèi)存，因此DDR3依舊是主流，DDR4今后將逐漸取代DDR3，成
發(fā)表于 11-08 15:42
?3.2w次閱讀
基于FPGA的DDR3多端口讀寫存儲(chǔ)管理的設(shè)計(jì)與實(shí)現(xiàn)
為了解決視頻圖形顯示系統(tǒng)中多個(gè)端口訪問(wèn)DDR3的數(shù)據(jù)存儲(chǔ)沖突，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的DDR3存儲(chǔ)管理系統(tǒng)。DDR3存儲(chǔ)器控制模塊使用MIG生成D
發(fā)表于 11-18 18:51
?7536次閱讀
基于Digilent介紹DDR3和mig
我們通過(guò)Configuration,Package,Speed...等DDR3的命名可知道DDR3的容量，封裝，速度等級(jí)等信息。
發(fā)表于 03-03 11:04
?2370次閱讀
FPGA學(xué)習(xí)-DDR3
的讀取寫入是按時(shí)鐘同步的；所謂動(dòng)態(tài)，是指DDR3中的數(shù)據(jù)掉電無(wú)法保存，且需要周期性的刷新，才能保持?jǐn)?shù)據(jù)；所謂隨機(jī)存取，即可以隨機(jī)操作任一地址的數(shù)據(jù)；所謂double-data-rate，即時(shí)鐘的上升沿
PI2DDR3212和PI3DDR4212在DDR3/DDR4中應(yīng)用
電子發(fā)燒友網(wǎng)站提供《PI2DDR3212和PI3DDR4212在DDR3/DDR4中應(yīng)用.pdf》資料免費(fèi)下載
發(fā)表于 07-24 09:50
?3次下載
基于AXI總線的DDR3讀寫測(cè)試
本文開(kāi)源一個(gè)FPGA項(xiàng)目：基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡(jiǎn)單用戶接口的讀寫方式：《DDR3讀寫測(cè)試》，如果在某些項(xiàng)目中，我們需要把DDR掛載到AXI總線上，
基于FPGA的DDR3讀寫測(cè)試
本文介紹一個(gè)FPGA開(kāi)源項(xiàng)目：DDR3讀寫。該工程基于MIG控制器IP核對(duì)FPGA DDR3實(shí)現(xiàn)讀寫操作。
闡述DDR3讀寫分離的方法
DDR3是2007年推出的，預(yù)計(jì)2022年DDR3的市場(chǎng)份額將降至8%或以下。但原理都是一樣的，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述
工商網(wǎng)監(jiān)
評(píng)論