本文介紹了芯片極限能力、封裝成品及系統級測試。
本文將介紹芯片極限能力、封裝成品及系統級測試,分述如下:
極限能力測試
封裝成品測試(Final Test, FT)
系統級測試(SLT)
1、極限能力測試
極限能力測試包括以下兩個方面:
浪涌電流測試
大容量的電氣設備接通或斷開瞬間,由于電網中存在電感,將在電網中產生浪涌電壓,從而產生浪涌電流。
浪涌電流測試的目的是評估電氣設備在遭受浪涌電流沖擊時的耐受能力。測試過程中,通常會使用專門的測試儀器,如浪涌發生器,來模擬真實的浪涌現象。測試步驟包括確定試驗條件、安裝與連接待測設備、設定試驗參數、執行試驗、結果分析和改進措施等。
在測試過程中,需要關注浪涌電流的波形、峰值和持續時間等參數。這些參數對電氣設備的性能和安全運行具有重要影響。如果浪涌電流過大,可能會導致設備損壞或故障,甚至可能引發火災等安全事故。
為了避免浪涌電流對電氣設備的影響,電源通常會限制整流橋、熔斷器、AC開關、EMI濾波器所能承受的浪涌水平。同時,在設備設計和制造過程中,也需要采取相應的措施來提高設備的抗浪涌能力。
雪崩能量測試
雪崩能量測試是針對功率場效應晶體管(如MOSFET)的一種極限能力測試。
雪崩能量測試的目的是評估器件在雪崩擊穿狀態下能夠承受的最大能量。測試過程中,通常會使用專門的測試電路和設備來模擬雪崩擊穿現象,并測量器件在擊穿過程中消耗的能量。
雪崩能量測試包括可逆測試和不可逆測試兩種類型。可逆測試是指在測試過程中,器件在經歷雪崩擊穿后能夠恢復正常工作狀態的測試。不可逆測試則是指器件在經歷雪崩擊穿后無法恢復正常工作狀態的測試。不可逆測試不僅可以判定器件是否能承載電路的關斷回饋能量,還可以進行器件最大雪崩能量的測試。
在測試過程中,需要關注雪崩能量的值、器件的擊穿電壓和電流等參數。這些參數對器件的性能和可靠性具有重要影響。如果雪崩能量過大,可能會導致器件損壞或失效。
為了提高器件的雪崩能量承受能力,可以在器件設計和制造過程中采取相應的措施,如優化器件結構、提高材料質量、改進封裝工藝等。同時,在器件使用過程中,也需要注意避免過高的漏源電壓和電流等條件,以防止器件發生雪崩擊穿現象。
綜上所述,極限能力測試是評估電氣設備或器件在極限條件下性能和安全性的重要手段。通過浪涌電流測試和雪崩能量測試等測試方法,可以全面了解設備或器件在極端條件下的表現,并為設備或器件的設計、制造和使用提供重要的參考依據。
2、封裝成品測試(Final Test, FT)
封裝成品測試(Final Test, FT)是半導體生產流程中的一個關鍵環節,它針對封裝好的芯片進行設備應用方面的全面檢測。
以下是FT測試流程的詳細分述:
上線備料
目的:將待測的芯片整理并放置在標準容器中,以便在測試機臺上進行自動化測試。
操作:確保待測品在分類機內能夠被準確定位,便于自動化機械結構自動上下料。
測試機臺測試
功能:測試機臺通過PE Card發出待測品所需的電信號,并接收待測品反應的電信號,最終判斷產品的電性測試結果。
流程:待測品經過入庫檢驗及上線備料后,進入測試機臺進行測試。
預燒爐(針對高單價芯片)
目的:為待測品提供一個高溫、高電壓、大電流的環境,使生命周期較短的芯片在加熱過程中提早暴露問題,降低客戶使用時的失敗率。
應用:主要測試存儲器類產品。
電性抽測
目的:驗證測試機臺測試的準確性,通過抽取一定數量的待測品重回測試機臺進行測試,比較測試結果的一致性。
處理:若測試結果不一致,需檢查測試機臺、測試程序、測試配件及測試過程是否存在問題。
鐳射打印
操作:利用鐳射打印機,根據客戶的正印規格,在芯片上打印指定的標識。
設備:如圖4-22所示,為鐳射打印機的實物圖。
人工檢腳或機器檢腳
目的:檢驗待測品的正印和接腳的對稱性、平整性及共面度等。
方式:有時利用鐳射掃描進行,有時則采用人工檢驗。
檢腳抽檢與彎角修整
抽檢:對彎角品進行抽檢,確保產品質量。
修整:對彎角品進行修復作業,確保接腳符合規格。
加溫烘烤
目的:在所有測試及檢驗流程之后,通過烘烤爐烘干待測品上的水汽,防止水汽腐蝕影響產品品質。
操作:將待測品置于烘烤爐中進行烘烤。
包裝
操作:根據客戶的指示,將待測品從標準容器內分類包裝到客戶指定的包裝容器內,并粘貼必要的商標。
要求:確保包裝符合客戶的規格和要求。
綜上所述,封裝成品測試(FT)是一個復雜而細致的過程,它涵蓋了從上線備料到包裝的多個環節,旨在確保封裝好的芯片在設備應用中表現出色,滿足客戶的品質要求。
3、系統級測試(SLT)
系統級測試(SLT)是半導體及電子設備制造領域中的一項關鍵測試技術,它旨在彌補ATE(自動測試設備)測試在復雜度和故障覆蓋率方面的不足。
以下是SLT測試流程及相關內容的分述:
系統級測試(SLT)的重要性
技術進步的挑戰:隨著工藝節點的不斷縮小和AI等設備中晶體管數量的激增,ATE測試的故障覆蓋率難以滿足100%的需求。SLT能夠發現并修復ATE測試中遺漏的故障,提高產品質量。
復雜性的增加:SoC(系統級芯片)、SIP(系統級封裝)和軟件的復雜性增加,導致異步接口數量增多,軟硬件交互更加頻繁。SLT在復雜接口的測試方面更具優勢,能夠經濟有效地實現高故障覆蓋率。
產品上市時間的壓力:產品上市時間縮短,制造工藝缺陷較多,制造商需要在工藝缺陷率較高時加速出貨。SLT能夠在設備開發早期提高測試故障覆蓋率,減少后續返工修復,縮短上市所需時間。
工藝和封裝技術的進步:前沿工藝和封裝技術的采用增加了潛在故障和新故障模式的概率。SLT能夠檢測到這些潛在故障,降低設備的整體成本。
SoC芯片的SLT測試主要項目
對于SoC芯片,SLT的測試主要項目包括但不限于功能測試、性能測試、功耗測試、穩定性測試、兼容性測試等。這些測試項目旨在全面評估SoC芯片的性能和可靠性。
SLT的通用流程
分析測試結果:一旦出現故障,測試工程師需要依靠自身經驗來判斷故障的原因,可能是SoC芯片設計問題、SoC系統板設計問題或測試軟件問題。根據故障原因,采取相應的修復措施。
綜上所述,系統級測試(SLT)在半導體及電子設備制造領域中具有重要意義。通過SLT測試,可以全面評估SoC芯片的性能和可靠性,提高產品質量和競爭力。
-
芯片
+關注
關注
455文章
50757瀏覽量
423358 -
測試
+關注
關注
8文章
5291瀏覽量
126615 -
封裝
+關注
關注
126文章
7888瀏覽量
142922
原文標題:芯片極限能力、封裝成品及系統級測試
文章出處:【微信號:bdtdsj,微信公眾號:中科院半導體所】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論