季豐電子材料分析實驗室配備賽默飛Talos F200i，設備選配有Epsilon應力分析系統，配合精準的TEM樣品制備技術、納米電子衍射收集參數優化和數據處理方法優化，可快速實現納米尺度的應變分析。

季豐電子在總部上海、北京、深圳都建有專業的材料分析實驗室，歡迎大家咨詢、委案！

芯片器件中的應力

早在20世紀50年代人們就發現在應變對i本征載流子遷移率影響，隨后在20世紀80年代應變Si技術不斷被應用于芯片性能改善。應變 Si技術是指通過在傳統單晶硅襯度中加入應變材料產生應力，并把應力引向器件的溝道，改變溝道中Si的導帶或者價帶的能帶結構，通過合理的器件設計來獲得合適的應力方向從而減小能帶谷內、谷間散射的概率以及載流子(電子和空穴)在溝道方向上的有效質量，達到提高載流子遷移率和提高器件速度的目的。

應變Si技術主要包括全局應變硅（GeSi）和局部應變硅技術(GeSi/CoSix/NiSix/TiSix/SiN等)。全局應變硅技術利用Si與SiGex材料具有不同的晶格常數，在晶格常數較大的弛豫Si如島虛擬襯底上外延生長一薄層Si，得到具有平面雙軸張應力的全局應變Si，從而提高PMOS和NMOS載流子遷移率。局部應變Si技術是指在器件某局部區域引入應力，或只在對器件性能起主要作用的溝道位置引入應變，且可調整所引入得應變類型。

隨著制程減小帶來的器件溝道長度的減小，局部硅產生的應力大小逐漸增加到可與全局應變量相比擬。2002年英特爾公司首次將局部外延嵌入SiGe技術應用于CMOS工藝制程（90 nm）技術中，并由整個業界沿用至今。在 Si NMOSFET 器件中，SiC 是常見的應變材料， SiC 的晶格常數遠小于Si，作為外延的源漏區時，可以對橫向的溝道產生單軸張應力。

溝道制造在沿[100]晶向上的NMOSFET器件，其溝道方向的電子電導有效質量和散射概率就會降低，電子遷移率增大，從而提高了N-MOSFET器件的性能。而在 Si PMOSFET器件中，通常會嵌入 GeSi 的源漏，GeSi 的晶格常數大于 Si，對橫向的溝道會產生壓應力，溝道制造在沿[110]晶向上的PMOSFET器件會降低其溝道方向的空穴的電導有效質量，空穴遷移率增大，從而提高了PMOSFET器件的性能。

▲圖一

(a) N-MOSFET器件的源極和漏極嵌入 SiC應變材料和(b) P-MOSFET器件的源極和漏極嵌入GeSi應變材料后產生的應力方向。

芯片應變表征方法

目前絕大多數芯片中的器件尺寸都小于1 um，最小可到納米級別，而透射電子顯微鏡（TEM）的空間分辨率可達0.1 nm，是芯片器件中應變表征的首選工具，其他技術如拉曼、XRD等由于空間分辨率限制，無法用于芯片器件中的應變表征。TEM中的應力表征技術有CBED、NBED、HRTEM、4D STEM、Holography、PED等，這些技術在進行微區應變測試時的技術特點和優缺點如下表所示[1]。

▲表一 TEM中不同應變分析技術對比

會聚束衍射（CBED）是最早用于應力測試的技術，當入射電子束會聚角足夠大時會在衍射平面產生許多高階勞厄帶，這些HOLZ線的定位對材料的晶格參數非常敏感，可以用來高精度地測量應變，正常晶格的HOLZ線非常銳利，而存在缺陷或者應變區域的晶格的HOLZ線會變寬，對于銳利HOLZ 線，可以通過半動力學計算直接根據Hough變換確定的HOLZ線位置來得到晶胞參數，而對于寬 HOLZ 線，可通過復雜的擬合過程確定局部晶格參數，某些對稱情況下，亦可通過對實驗和動力學模擬的 HOLZ 線圖案的兩個霍夫變換進行擬合，也可以使用耦合動力學模擬和有限元模擬通過試錯來擬合產生應變的界面應力場。

▲圖二

左：CBED形成示意圖；右：Si-SiGe界面1-2-3三個區域的CBED衍射花樣對比，可見HOLZ的位置逐漸變化，且線逐漸變寬。[2]

高分辨透射電子顯微像（HRTEM）是一種相位襯度像，它是利用平行電子束照射感興趣的單晶區域會在物鏡背焦面處產生包含原子位置信息的衍射花樣（傅里葉變換），衍射花樣中的入射束和衍射束干涉（反傅里葉變換）會在物鏡的像平面處重建晶體點陣的像，通過比較應變區域和正常區域的高分辨像，即可以測量局部應變，目前常用的方法是Hytch等人提出的幾何相位分析（GPA），這是一種實空間分析和倒易空間分析相結合的應變分析方法，它是將高分辨像經過Fourier變換，在倒易空間進行應變分析，然后再通過反Fourier變換獲得應變在實空間的分布信息。

▲圖三

(a)-(c) GeSi源漏極的單晶硅溝道的HRTEM 圖像及相應區域的FFT圖像；(d) 由圖(a)的HRTEM經GPA分析后獲得的平行于柵極（εxx）的單晶硅溝道應變分布圖 εxx ，顯示溝道處Si受到壓應力[3]

納米電子衍射（NBED）技術是指在TEM中通過光路調整獲得直徑小至2nm的相干性好的電子束，以對尺寸很小的在幾納米至幾十納米的顆粒進行衍射成像，從而實現物相分析。配合專用軟件可控制電子束逐點逐行掃描，獲得微小區域的納米電子衍射mapping，通過分析衍射斑點位置的變化趨勢，可進一步分析該區域的應力分布情況，其原理是倒空間的衍射點陣參數變化與實空間的晶格參數變化成反比，即如果材料的某部分原子面間距在應力的作用下發生膨脹(收縮)時，對應在倒空間測得的衍射點之間的距離會縮小(擴大)。

▲圖四

(a) NBED形成示意圖；

(b) 單晶硅中嵌入SiGe層的STEM圖像；

(c)在b圖進行NBED線掃描獲得的應變結果，顯示Si-GeSi界面附近單晶硅中存在X方向的應變，Y方向無應變。

(d) 實驗測量的應變分布可與有限元模擬的應變分布結果相比擬，表明NBED測試應變結果比較可靠[1]

四維掃描透射成像（4D STEM）是近年來發展起來的一種成像技術，它是在掃描透射（STEM）模式下電子束會聚成一個極小的束斑照射到樣品上并在樣品表面進行逐點逐行掃描，在樣品下方使用一塊具有足夠像素數目、高動態范圍以及高信噪比的電子探測器來收集所有的散射電子，即采集完整的會聚束電子衍射花樣并及時存儲到計算機中，即采集掃描區域的衍射mapping（四維數據集），對這個四維數據集的后處理是非常重要，目前已經有一些開源軟件能夠分析處理4D-STEM數據，如py4DSTEM、pyxem等，或者研究人員可以根據自己的需求來編寫程序對數據進行處理分析，從而可以獲得材料的虛擬衍射成像、相位、取向和應變分布、樣品厚度和傾斜度的測量等信息。4D STEM分析應力的原理與NBED類似，也是利用4D-STEM技術采集一套目標區域的NBED，利用軟件可以對材料的應變分布進行精準分析，但是由于4D STEM的衍射圖樣噪聲和強度的復雜性，自動和精確的衍射花樣分析仍然具有挑戰性。

▲圖五

左 4D STEM成像示意圖；右 WS2/WSe2異質結4D STEM應變分析結果[4]

TEM全息暗場像（Holo Dark）是指在中心暗場衍射條件下利用無應變的完整晶體區域的衍射束作為參考波，與應變區域的衍射束相干涉，得到全息暗場干涉圖樣，再通過幾何位相分析方法計算出應變區的應變分布。利用這種方法可以得到尺度為200nm左右的區域的應變分布，并具有較高的空間分辨率和應變分析靈敏度。

旋進電子衍射（PED）是最近20年發展起來的一種新技術，它是通過圍繞電子顯微鏡的中心軸旋轉傾斜的入射電子束透過樣品產生衍射花樣，在一系列衍射條件下對這些衍射花樣進行積分形成PED圖案。與普通電子衍射相比，旋進電子衍射有以下特點：一是旋進電?衍射花樣斑點的?何位置不發?變化；二是隨著旋進?度的增?，來?于??度晶?的更多衍射花樣變為可視，分辨率提?；三是旋進電?衍射的強度更接近于其運動學數據；四是旋進電?衍射對晶體取向缺陷不敏感，這是因為在電?束旋進過程中, 其愛瓦爾德球掃掠過倒易空間, 可有效地補償細小的晶體取向缺陷；由于PED圖案的以上特點，其在進行應變分析時應變的準確度和精確度均會比NBED要高得多。

▲圖六

a PED原理示意圖；b-e 無旋進角度和有旋進角度衍射花樣對比；f 基于HRTEM的GPA分析和利用PED技術分析的Si-GeSi異質結構的應變分布[5]

季豐電子

季豐電子成立于2008年，是一家聚焦半導體領域，深耕集成電路檢測相關的軟硬件研發及技術服務的賦能型平臺科技公司。公司業務分為四大板塊，分別為基礎實驗室、軟硬件開發、測試封裝和儀器設備，可為芯片設計、晶圓制造、封裝測試、材料裝備等半導體產業鏈和新能源領域公司提供一站式的檢測分析解決方案。

季豐電子通過國家級專精特新“小巨人”、國家高新技術企業、上海市“科技小巨人”、上海市企業技術中心、研發機構、公共服務平臺等企業資質認定，通過了ISO9001、 ISO/IEC17025、CMA、CNAS、IATF16949、ISO/IEC27001、ISO14001、ANSI/ESD S20.20等認證。公司員工近1000人，總部位于上海，在浙江、北京、深圳、成都等地設有子公司。