(1)集成電路封裝

集成電路封裝是指將制備合格芯片、元件等裝配到載體上，采用適當連接技術形成電氣連接，安裝外殼，構成有效組件的整個過程，封裝主要起著安放、固定、密封、保護芯片，以及確保電路性能和熱性能等作用。集成電路封裝一般可以分為芯片級封裝（0級封裝）、元器件級封裝（1級封裝）、板卡級封裝（2級封裝）和整機級封裝 （3級封裝）。

根據切割與封裝順序劃分：傳統封裝（先從晶圓上分離出單個芯片后再進行封裝）；晶圓級封裝（WLP，在晶圓級上進行部分或全部封裝工藝，再切割成單件）。

先進封裝與傳統封裝的最大區別在于連接芯片的方式，先進封裝可在更小空間內實現更高設備密度，并使功能得到擴展。通過硅通孔、橋接器、硅中介層或導線層完成更大規模串聯，從而提高信號輸送速度，減少能耗。

先進封裝技術通過采用更緊湊、更高級設計和制程技術，可提供更高集成度，更小尺寸，更高性能及更低能耗芯片。通過將多個芯片堆疊，在顯著提高集成度及性能時，降低空間需求。在性能與能耗上，先進封裝通過優化設計與制程，可大幅提高信號傳輸速度，降低功耗。在制程技術上，先進封裝采用如微細化焊球、超低k材料等創新技術，使得封裝電氣性能及散熱性能有顯著提升。

先進封裝異構集成將推動半導體創新，提高整體系統性能，同時降低成本，未來3D堆疊間距將會進一步下降，Bump I/0間距將會縮小至40-50微米之間，重布層線寬間距將至2/2微米。

(2)先進封裝技術詳解 倒裝是在I/O底板上沉積錫鉛球，將芯片翻轉加熱，利用熔融錫鉛球與陶瓷機板相結合來替換傳統打線鍵合。倒裝將裸片面朝下，將整個芯片面積與基板直接連接，省掉互聯引線，具備更好的電氣性能。

UBM是在芯片焊盤與凸點之間的金屬過渡層，主要起黏附和擴散阻擋作用，通常由黏附層、擴散阻擋層和浸潤層等多層金屬膜組成。Bump是FC與PCB電連接唯一通道，是FC技術中關鍵環節。

重新布線(RDL)是將原來設計的IC線路接點位置(I/O pad)，通過晶圓級金屬布線工藝和凸塊工藝改變其接點位置，使IC能適用于不同封裝形式。

重新布線優點：可改變線路I/O原有設計，增加原有設計附加價值；可加大I/O間距，提供較大凸塊面積，降低基板與元件間應力，增加元件可靠性；取代部分IC線路設計，加速IC開發時間。

晶圓級封裝是指先在整片晶圓上同時對眾多芯片進行封裝、測試，最后切割成單個器件，并直接貼裝到基板或PCB上，生產成本大幅降低。

由于沒有引線、鍵合和塑膠工藝，封裝無需向芯片外擴展，使得WLP的封裝尺寸幾乎等于芯片尺寸。

“扇（Fan）”指芯片大小。

扇入型晶圓級封裝（FI-WLP）：芯片大小與封裝大小相同，且封裝用錫球在芯片大小內；

扇出型晶圓級封裝（FO-WLP）：封裝尺寸大于芯片尺寸且部分錫球在芯片之外。

FI-WLP具有真正裸片尺寸的顯著特點，通常用于低輸入/輸出（I/O）數量（一般小于400）和較小裸片尺寸工藝當中；

FO WLP初始用于將獨立的裸片重新組裝或重新配置到晶圓工藝中，并以此為基礎，通過批量處理、構建和金屬化結構，Fan Out的Bump可以長到Die外部，封裝后IC也較Die面積大（1.2倍最大）。

FOWLP封裝技術主要分為Chip first以及Chip last（RDL first)，而Chip first可再分為Die face 及Die face down。

Chip-first是在生成RDL之前，先將Die附著在一個臨時或者永久材料架構上的工藝、而Chip-last則是先生成RDL，再導入 Die。封裝廠商若要做出精良扇出型封裝，只能采用Chip last技術路線。

目前，TSV主要有三大應用領域，分別是三維集成電路(3D IC)封裝、三維圓片級芯片尺寸封裝(3D WLCSP)和2.5D中介轉接層 (Interposer) 封裝。

中介層是一種由硅及有機材料制成硅基板，是先進封裝中多芯片模塊傳遞電信號的管道，可以實現芯片間的互連，也可以實現與封裝基板的互連，充當多顆裸片和電路板之間的橋梁。硅中介層是一種經過驗證的技術，具有較高的細間距布線能力和可靠的TSV能力，可以實現高密度I/O需求，在2.5D封裝中扮演著關鍵角色。

2.5D集成關鍵在于中介層Interposer：1）中介層是否采用硅轉接板；2）中介層是否采用TSV，在硅轉接板上穿越中介層（TSV），在玻璃轉接板上穿越中介層（TGV）。

TSV生產流程涉及到深孔刻蝕、PVD、CVD、銅填充、微凸點及電鍍、清洗、減薄、鍵合等二十余種設備，其中深孔刻蝕、氣相沉積、銅填充、CMP去除多余金屬、晶圓減薄、晶圓鍵合等工序涉及的設備最為關鍵。

TSV工藝流程：深反應離子刻蝕（DRIE）法行成通孔；使用化學沉積方法沉積制作絕緣層、使用物理氣相沉積方法沉積制作 阻擋層及種子層；選擇一種電鍍方法在盲孔中進行銅填充；使用化學和機械拋光（CMP）法去除多余銅，完成銅填充后， 則需要對晶圓進行減薄，最后是進行晶圓鍵合。

硅通孔是一種通過在硅片上鉆孔來容納電極芯片堆疊技術。相比采用傳統引線方法實現芯片與芯片（Chip-to-Chip）互連或芯片與基板（Chip-to-Substrate）互連，硅通孔通過在芯片上鉆孔并填充金屬等導電材料來實現芯片垂直互連。

硅通孔封裝主要優勢在于性能優越且封裝尺寸較小。使用引線鍵合芯片堆疊封裝利用引線連接至各個堆疊芯片側面，隨著堆疊芯片以及連接引腳（Pin）數量增加，引線變得更加復雜，且需更多空間來容納引線。相比之下，硅通孔芯片堆疊則不 需要復雜布線，因而封裝尺寸更小。

HBM是一種封裝存儲器，可通過同一封裝內的硅中介層與SoC集成在一起。通過這種方法，便可以克服傳統片外封裝存在的數據I/O封裝引腳限制的最大數量。DRAM通過堆疊的方式，疊在一起，Die之間用TVS方式連接；DRAM下面是DRAM邏輯控制單元，對DRAM進行控制；GPU和DRAM通過uBump和Interposer (起互聯功能的硅片)連通Interposer再通過Bump和 Substrate(封裝基板)連通到BALL；最后BGA BALL 連接到PCB上。

2.5D封裝：將處理器、記憶體或是其他芯片，并列排在硅中介板上，經由微凸塊連結，讓硅中介板之內金屬線可連接不同芯片電子訊號；再透過硅穿孔（TSV）來連結下方金屬凸塊，再經由導線載板連結外部金屬球，實現芯片、芯片與封裝基板之間互連。

3D集成和2.5D集成的主要區別在于：2.5D封裝是在中介層Interposer上進行布線和打孔，而3D封裝是直接在芯片上打孔和布線，連接上下層芯片。

CoWoS實質為2.5D封裝，依據中介層采用不同技術劃分為CoWoS-S、CoWoS-L及CoWoS-R三大技術。CoWoS-S采用硅中介層，為高性能計算應用提供最佳性能及最高晶體管密度；CoWoS-R類似InFO技術，利用RDL中介層進行互連，更強調小芯片間互連；CoWoS-L結合CoWoS-S及InFO技術優點，使用夾層與LSI（局部硅互連）芯片進行互連，使用RDL層進行電源與信號傳輸，提供最靈活集成。

混合鍵合是通過分子間作用力(范德華力) 實現，使用化學機械拋光對大馬士革布線層進行表面處理，CMP過程還可以減少Cu線路腐蝕和Cu凹陷。當Cu和Si的光滑界面相互接觸時形成范德華力。為增強表面結合力，通常需要增加等離子體活化工序，然后再通過高精度倒裝熱壓工序，實現多界面之間混合鍵合。

HybridBonding技術最早實際應用于SONY公司高端 CMOSImage Sensor產品。通過把圖像傳感器晶圓、 數據存儲及處理芯片的晶圓直接鍵合，實現大規模圖像數據高效并行傳輸，后來該技術被廣泛應用于 邏輯芯片及存儲芯3D互連。由于需要解決不同裸片尺寸芯片間直接鍵合，混合鍵合應用從Wafer toWafer（W2W）基礎上發展出Die to Wafer（D2W）， 即將切割好裸片一個個貼到另一個完整晶圓上，和晶圓上的裸片實現鍵合。

Co-D2W：將切割好Die用臨時鍵合方式粘到Carrier 晶圓上，隨后整片和另一片產品晶圓整片鍵合再解鍵。該技術類似于W2W，相對成熟，但一次D2W疊加一次W2W方式容易累計誤差，Carrier晶圓處理成本高，且對Die厚度變化范圍有較高要求。

DP-D2W：將切好Die一顆顆放置于另一片產品晶圓對應位置。該路線位置精度將會提高且對Die厚度變化容忍度高，但有顆?？刂频葐栴}。

EMIB是將帶有多層導電金屬（back end of line，BEOL）互連的超薄硅片埋入有機封裝基板的最上層，通過焊球與倒裝芯片的連接，以實現兩個或多個芯片之間的局部高密度互連。與傳統封裝中在基板表面貼裝芯片或元件不同，板級埋入式封裝直接將芯片或元件嵌熱性能及更高的集成度。