邊界掃描介紹

邊界掃描（Boundary Scan）測試發(fā)展于上個世紀90年代，隨著大規(guī)模集成電路的出現(xiàn)，印制電路板制造工藝向小，微，薄發(fā)展，傳統(tǒng)的ICT 測試已經沒有辦法滿足這類產品的測試要求。由于芯片的引腳多，元器件體積小，板的密度特別大，根本沒有辦法進行下探針測試。一種新的測試技術產生了，聯(lián)合測試行為組織（Joint Test Action Group）簡稱JTAG 定義這種新的測試方法即邊界掃描測試。

隨著表面貼裝技術的使用，印制電路板（PCB）的密度越來越高，已不易采用傳統(tǒng)的針床測試技術。而增加電路測試點、對復雜電路增加附加的測試電路來進行單獨測試等方法只是對傳統(tǒng)方法的改進，對提高電路可測性十分有限且通用性較差。為提高電路和系統(tǒng)的可測試性，1985年菲利浦電子公司首先倡議并聯(lián)合歐洲、北美和亞洲其他電子設備制造公司組建了聯(lián)合測試行動組（Jo int TestA ction Group，JTA G）。1990年2月JTA G與TEEE標準化委員會合作提出了“標準測試訪問通道與邊界掃描結構”的IEEE114911 1990標準。該標準要求在集成電路中加入邊界掃描電路。在板級測試時，可以在模式選擇的控制下，構成一條就集成電路邊界繞行的移位寄存器鏈，對板內集成電路的所有引腳進行掃描，通過將測試數(shù)據(jù)串行輸入到該寄存器鏈的方法，檢查發(fā)現(xiàn)印刷電路板上的器件焊接故障和板內連接故障，極大地方便了系統(tǒng)電路的調試。IEEE114911標準的推廣應用引起測試設備和測試系統(tǒng)的重大變革，邊界掃描測試技術正日益成為超大規(guī)模集成電路的主流測試技術。

邊界掃描測試有2大優(yōu)點：一個是方便芯片的故障定位，迅速準確地測試兩個芯片管腳的連接是否可靠，提高測試檢驗效率;另一個是，具有JTA G接口的芯片，內置一些預先定義好的功能模式，通過邊界掃描通道使芯片處于某個特定的功能模式，以提高系統(tǒng)控制的靈活性和方便系統(tǒng)設計。

邊界掃描技術的含義

邊界掃描技術是一種應用于數(shù)字集成電路器件的測試性結構設計方法。所謂“邊界”是指測試電路被設置在集成電路器件功能邏輯電路的四周，位于靠近器件輸入、輸出引腳的邊界處。所謂“掃描”是指連接器件各輸入、輸出引腳的測試電路實際上是一個串行移位寄存器，這種串行移位寄存器被叫做“掃描路徑”，沿著這條路徑可輸入由“1”和“0”組成的各種編碼，對電路進行“掃描”式檢測，從輸出結果判斷其是否正確。

邊界掃描的硬件結構

BST的核心思想是在芯片管腳和芯片內部邏輯之間，即緊挨元件的每個輸入、輸出引腳處增加移位寄存器組，在PCB的測試模式下，寄存器單元在相應的指令作用下，控制輸出引腳的狀態(tài)，讀入輸入引腳的狀態(tài)，從而允許用戶對PCB上的互連進行測試。BST電路主要包括指令寄存器（IR）、旁路寄存器（BR）、邊界掃描寄存器（BSR）和測試訪問端口（TA P）控制器。BST電路一般采用4線測試總線接口，如圖1所示，如果測試信號中有復位信號（nTRST），則采用5線測試總線接口。5個信號分別為：測試數(shù)據(jù)輸入總線（TD I），測試數(shù)據(jù)輸入至移位寄存器（SR）;測試數(shù)據(jù)輸出總線（TDO），測試數(shù)據(jù)從SR移出;測試時鐘總線（TCK）;測試模式選擇總線（TM S），控制各個測試過程，如選擇寄存器、加載數(shù)據(jù)、形成測試、移出結果等;復位信號總線（TRST），低電平有效。IEEEStd114911測試總線使用TCK的2個時鐘沿，TM S和TD I在TCK的上升沿被采樣，TDO在TCK的下降沿變化。

TA P 控制器

TA P控制器是邊界掃描測試的核心控制器。在TCK和TM S的控制下，可以選擇使用指令寄存器掃描或數(shù)據(jù)寄存器掃描，以及控制邊界掃描測試的各個狀態(tài)。TM S和TD I是在TCK的上升沿被采樣，TDO是在TCK的下降沿變化。TA P控制器的狀態(tài)機如圖2所示。右邊是指令寄存器分支，左邊是數(shù)據(jù)寄存器分支。

其中，TA P控制器的狀態(tài)機只有6個穩(wěn)定狀態(tài)：測試邏輯復位（Test Logical Reset）、測試運行?等待（RunTest?Idle）、數(shù)據(jù)寄存器移位（Shift DR）、數(shù)據(jù)寄存器移位暫停（Pause DR）、指令寄存器移位（Shift IR）、指令寄存器暫停（Pause IR）：其他狀態(tài)都不是穩(wěn)態(tài)，而只是暫態(tài)。

在上電或IC正常運行時，必須使TM S最少持續(xù)5個TCK保持為高電平，則TA P進入測試邏輯復位態(tài)。這時，TA P發(fā)出復位信號使所有的測試邏輯不影響元件的正常運行。若需要進行邊界掃描測試。可以在TM S與TCK的配合控制下，退出復位，進入邊界掃描測試需要的各個狀態(tài)。需要測試時，在TM S和TCK的控制下，TA P控制器跳出TLR狀態(tài)，從選擇數(shù)據(jù)寄存器掃描（Shift DRScan）或選擇指令寄存器掃描（Shift IR Scan）進入圖2所示的各個狀態(tài)。Shift DR Scan和Shift IR Scan兩個模塊的功能類似。

進入每個模塊的第一步是捕捉數(shù)據(jù)（Cap ture），對于數(shù)據(jù)寄存器，在Cap ture DR狀態(tài)把數(shù)據(jù)并行加載到相應的串行數(shù)據(jù)通道中，對于指令寄存器，則是在Cap ture IR狀態(tài)把指令信息捕捉到指令寄存器中。TA P控制器從捕捉狀態(tài)進入移位（Shift）或跳出1（Exit1）狀態(tài)。通常，Shift狀態(tài)緊跟Cap ture狀態(tài)，數(shù)據(jù)在寄存器中移位。在Shift狀態(tài)之后，TA P控制器通過Exit1狀態(tài)進入更新（U pdate）狀態(tài)或者暫停（Pause）狀態(tài)。在Pause狀態(tài)，數(shù)據(jù)移位暫時終止，可以對數(shù)據(jù)寄存器或指令寄存器重新加載測試向量。從Pause狀態(tài)出來通過跳出2（Exit2）狀態(tài)可以再次進入Shift狀態(tài)或者經過U pdate狀態(tài)回到Run Test?Idle狀態(tài)。在U pdate狀態(tài)，移入掃描通道的數(shù)據(jù)被輸出。

BST寄存器單元

測試數(shù)據(jù)寄存器

邊界掃描數(shù)據(jù)寄存器至少應該包括3種：邊界掃描寄存器、器件標識寄存器和旁路寄存器。

（1） 邊界掃描寄存器構成邊界掃描路徑，他的每一個單元由存儲器、發(fā)送?接收器和緩沖器組成。邊界掃描單元置于集成電路的輸入?輸出端附近，并首尾相連構成一個移位寄存器鏈，首端接TD I，末端接TDO。在測試時鐘TCK的作用下，從TD I加入的數(shù)據(jù)可以在移位寄存器鏈中移動進行掃描。

邊界掃描單元（BSC）基本結構如圖3所示。其主要作用是加載測試向量和捕捉測試響應。MU X2由M ode信號控制，M ode信號為0時，可以使單元的數(shù)據(jù)輸出與數(shù)據(jù)輸入相連;為1時，數(shù)據(jù)輸出端的數(shù)據(jù)是DFF2的輸出信號，與數(shù)據(jù)輸入端的信號無關。Shift信號控制MU X1，為0時，DFF1采樣數(shù)據(jù)輸入端的信號;為1時，進行移位。BSC的工作按照以下4個步驟進行：MU X1在Shift DR模式，移入新的測試向量;MU X2在U pdate DR模式，加載測試向量到單元的數(shù)據(jù)輸出端;MU X1在Cap ture DR模式，捕捉單元并行輸入端的響應;MU X1在Shift DR模式，移出響應。

（2） 器件識別寄存器（ID）有32位，其中31～28位是版本號，27～12位是器件序列號，11～1位是廠家標識，第0位為1。借助他可以辨別板上元器件的生產商，還可以通過他來測試是否將正確的器件安裝在PCB板的正確位置。器件標識寄存器和邊界掃描寄存器可以使用相同的邊界掃描單元。

（3） 旁路寄存器（BR）只有1位，他提供了一條從TD I到TDO之間的最短通道，用來將不參加串行掃描的數(shù)據(jù)寄存器的數(shù)據(jù)旁路掉，以減少不必要的掃描時間。旁路寄存器的結構如圖4所示。在Shift DR模式下，數(shù)據(jù)直接從Data in到Data out，而不經過任何邊界掃描寄存器。

指令寄存器

指令寄存器由串移位級和并行鎖存級組成，進行指令的譯碼，兩位指令的指令寄存器的結構如圖5所示。其位數(shù)由所選指令數(shù)決定，常用指令很多。DFF1和DFF2在Cap ture IR和Shift IR的控制下，進行兩位指令譯碼，在U pdate IR模式下指令數(shù)據(jù)加載到指令輸出端，高位在IR out1，低位在IR out2。IEEE114911標準中定義了大量指令，有必須的，有可選的，而且也允許定義更多特定設計的指令來擴展測試邏輯的功能。

此外，除了上述數(shù)據(jù)寄存器以外，還可以包括用戶定義的數(shù)據(jù)寄存器。

邊界掃描測試方式

利用邊界掃描技術，可以對集成電路芯片的內部故障、電路板的互連以及相互間影響有比較全面的了解，并通過加載相應指令到指令寄存器來選擇工作方式。不同的測試在不同的工作方式下進行。

外測試（EXTEST）

外測試測試IC與電路板上其他器件的連接關系。此時邊界掃描寄存器把IC的內部邏輯與被測板上其他元件隔離開來。在EXTEST指令下，給每個I?O端賦一個已知的值用于測試電路板上各集成電路芯片間連線以及板級互連的故障，包括斷路故障和短路故障。圖6中的3塊芯片受相同的TCK和TM S總線控制，各芯片TDO的輸出端連接到下一器件TD I的輸入端，構成了一條移位寄存器鏈。測試向量從IC1的TD I輸入，通過邊界掃描路徑加到每個芯片的輸出引腳寄存器，而輸入引腳寄存器則接收響應向量。圖中IC2的B腳接收IC1的A腳寄存器的信號，正常情況下，B腳的值應該為1。但如果AB和CD線間出現(xiàn)了短路，則B腳寄存器接收到的值變成了0。IC3的F引腳寄存器接收IC1的E腳寄存器信號，正常情況下，F(xiàn)腳的值應該為1，但如果引線EF間出現(xiàn)了斷路，則從F腳得到的值不是1，而是0。

在電路板的測試中出現(xiàn)最頻繁的是斷路和短路故障，傳統(tǒng)的逐點檢查的方法既麻煩又費時，而通過邊界掃描技術的外部測試方式，把從TDO端輸出的邊界掃描寄存器的串行信號與正確的信號相比較，就可以方便有效地診斷出電路板引線及芯片引腳間的斷路和短路故障。這是邊界掃描技術一個非常顯著的優(yōu)點。

內測試 （ IN TEST ）

內測試測試IC本身的邏輯功能，即測試電路板上集成電路芯片的內部故障。測試向量通過TD I輸入，并通過邊界掃描通道將測試向量加到每個芯片的輸入引腳寄存器中，從輸出端TDO可以串行讀出存于輸出引腳寄存器中各芯片的響應結果。根據(jù)輸入向量和輸出響應，就可以對電路板上各芯片的內部工作狀態(tài)做出測試分析。

采樣測試方式 （SAM PL E?PRELOAD ）

采樣測試方式常用于對一個正在運行的系統(tǒng)進行實時監(jiān)控。取樣?預置（SAM PL E?PRELOAD），在捕捉階段從輸入端取樣，在更新階段預置BSC，為外測試做準備;移出器件標識（ID Code）：選擇旁路寄存器，使數(shù)據(jù)在A SIC間快速移位。此外還有多種測試指令，他們的存在和不斷擴充，使邊界掃描技術的應用得以拓展和延伸，進行更有效的集成電路測試。

邊界掃描技術是一種新的測試技術，雖然他能夠測試集成電路芯片的輸入?輸出管腳的狀態(tài)，也能測試芯片內部工作情況以及引線級的斷路和短路故障，但是邊界掃描技術還處于不斷發(fā)展之中。他的應用是建立在具有邊界掃描電路設計的集成電路芯片基礎上的。對于電路板上安裝的不帶邊界掃描電路的器件的測試，邊界掃描是無能為力的。今后也不可能將所有的數(shù)字集成電路芯片設計上邊界掃描電路，因此他也不可能完全代替其他的測試方法。這種方法的突出優(yōu)點是具有測試性，可以只通過運行計算機程序就能檢查出電路或連線的故障，這在可靠性要求高、排除故障要求時間短的場合非常適用。特別是在武器裝備的系統(tǒng)內置測試和維護測試中具有很好的應用前景。