一般來(lái)說(shuō)，未使用的功能(或已刪除的變體)都不會(huì)被釋放。這對(duì)于uC的引腳尤其適用，因?yàn)樗鼘?duì)攝動(dòng)很敏感，可能會(huì)影響c的運(yùn)作，也可能會(huì)產(chǎn)生擾動(dòng)

為了定義一個(gè)可能的策略，我們必須考慮到可測(cè)試性、待機(jī)模式的消耗約束以及廠(chǎng)商推薦的優(yōu)先權(quán)

簡(jiǎn)單地說(shuō)，可以設(shè)置以下規(guī)則

§可測(cè)試性約束:

最大的覆蓋范圍是用一個(gè)測(cè)試點(diǎn)的輸入的所有引腳來(lái)獲得的

搜索的范圍是一個(gè)帶有相鄰引腳的短路。

除了對(duì)其他功能或EMC風(fēng)險(xiǎn)的關(guān)鍵影響外，開(kāi)路沒(méi)有被搜索。

電流消耗約束:

上拉電阻的出現(xiàn)增加了待機(jī)(或睡眠模式)的消耗。在這種模式下，選擇pin配置來(lái)最小化電源的消耗，而不需要進(jìn)行浮動(dòng)輸入

制造商的建議:

未使用的輸入必須直接連接到一個(gè)電勢(shì)

或未使用的輸入必須通過(guò)外部電阻連接到一個(gè)電勢(shì)上

有時(shí)，一個(gè)晶元有幾個(gè)封裝，而晶元的輸入可以在不需要任何照顧的情況下浮動(dòng)。換句話(huà)說(shuō)，取決于封裝的變化，不是所有的信號(hào)線(xiàn)都可以在引腳上訪(fǎng)問(wèn)，比如減少引腳數(shù)量封裝。這些隱藏的信號(hào)必須被視為未使用的引腳和配置適當(dāng)減少功耗和噪聲= >無(wú)關(guān)的檢查(供應(yīng)商)如果微控制器I / O(晶元但不是連著別引腳)指定在恒生指數(shù),這些無(wú)關(guān)的I / O必須被編程以避免漂浮的I / O。

對(duì)于每個(gè)引用，必須提供來(lái)自供應(yīng)商的確認(rèn)，以確保沒(méi)有內(nèi)部的浮動(dòng)輸入(在微控制器PPAP文檔中可能會(huì)提到內(nèi)部的浮動(dòng)輸入)。

輸入可以通過(guò)軟的(漏極開(kāi)路，拉起或下拉)來(lái)配置。

為了避免過(guò)早地丟失配置，建議軟件確認(rèn)所有微控制器端口的方向和數(shù)據(jù)，這是明智的。

未使用的中斷輸入必須被屏蔽。

圖如果未使用的端口可配置為輸入或輸出，則配置為輸出功能將是優(yōu)先的。在這種情況下，pin將被連接到地面和輸出階段，并且將在最理想的狀態(tài)下被配置為在低狀態(tài)下運(yùn)行(圖21)。

如果狀態(tài)不能配置在漏極開(kāi)路，大多數(shù)時(shí)候在推拉中，狀態(tài)將保持在較低的階段(圖22)。根據(jù)c的類(lèi)型，推薦使用拉下電阻，以避免不合時(shí)宜的短路(圖23)。在這種情況下，還可以將多個(gè)未使用的輸出引腳通過(guò)單個(gè)電阻器連接到地(圖24)。

在工廠(chǎng)測(cè)試模式下，如果μC啟用了它，就可以通過(guò)向輸入配置的內(nèi)部向上配置(圖25)來(lái)測(cè)試連接。

這些端口的讀數(shù)是“0”，如果這一引腳是焊接的，如果有斷開(kāi)連接，則是“1”。

如果未使用的端口不能配置為輸出，那么pin將根據(jù)通常不活躍的插腳點(diǎn)連接到參考電位、VDD或VSS。例如，在VDD中，通常處于低狀態(tài)的中斷輸入將被引用。

根據(jù)μC的類(lèi)型，推薦放置一個(gè)上拉式電阻器。在這種情況下，還可以將未使用的輸入集中到單個(gè)電阻器上(圖26)。

如果輸入有一個(gè)內(nèi)部的上拉，那么與地面的連接將是優(yōu)先的(圖27)。在這種情況下，切斷連接將是可檢測(cè)的(讀取一個(gè)高狀態(tài))，而這個(gè)引腳將永遠(yuǎn)不會(huì)懸空。如果待機(jī)功耗限制很高，那么就有可能把這一引腳懸空。