本文作者：AMD 工程師Nathan Xu

最新的 DisplayPort TX/RX 1.4 Subsystem IP v3.1 支持 eDP v1.4b，支持下面的 eDP features：

Reduced Aux timing because the Aux sync pattern is reduced from 8 pulses to 16 pulses

Alternate Scrambler Seed Reset (ASSR)

Enhanced Framing

Fast link training

Black video

Backlight control by way of Aux

用戶可以在 DisplayPort RX Subsystem IP GUI 設置“Enable eDP”。

或者可以用下面的 TCL 命令使能 eDP。

set_property -dict [list CONFIG.EDP_ENABLE {true}] [get_bd_cells v_dp_rxss1_0]

eDP 與 DisplayPort 1.4使用相同的硬件(connector, FMC/PCB, pinouts)。

eDP -> fast link training:

按照 eDP spec 要求, “Fast link training”必須支持。根據協議里“Fast link training”的定義，在 DP cable 連接上之后， 第一次 Training 是“Full link training”(也就是 DP 協議定義的使用 AUX 接口通信的 Normal training)，在后面的 eDP training，AUX transactions 不需要。 AMD DisplayPort 1.4 支持這樣的 eDP “Fast link training”, 還有一些其他形式的 eDP training，比如不需要“Full link training” 的 Aux Less training，這不是協議要求的必須支持, AMD DisplayPort 1.4 IP 不支持這樣的 Training。

eDP example design:

目前沒有 eDP 的 Example design，但是, 你可以產生 DisplayPort 1.4 的 Example design, 然后在該 Example design 使能 eDP，我們在 ZCU102 做過這樣的測試，eDP 可以工作。

ZCU102:

https://www.amd.com/en/products/adaptive-socs-and-fpgas/evaluation-boards/ek-u1-zcu102-g.html

eDP AUX Sync pulse 設置:

我們看到，AMD 的 DisplayPort 1.4 TX IP 在配置為 eDP 時，不能讀取某些 eDP monitor 的 RX DPCD，導致 Training 失敗。

有些 eDP monitor 對 AUX pulses 的要求是，AUX SYNC 應該是 16 cycles(8 preamble 0s + 4 cycles of High + 4 cycles of Low)。

下面是協議上 AUX pulses 的要求。AUX_SYNC = 24 cycles (16 preamble 0s + 4 cycles of High + 4 cycles of Low), 如下:

AMD 的 DP 1.4 IP 對 AUX pulses 的要求是 AUX_SYNC = 24 cycles。如果看到 AUX 讀取失敗，可以調整下面 DP 1.4 TX 的寄存器(地址是0x02C)，把16改為8。這樣能解決 AUX Sync pulse 不一致的問題。

Address offset : 0x02C

[4:0]- sync_pulses_request

[12:8]- sync_pulses_reply