概述
ADN2905可提供下列速率的量化和多速率數(shù)據(jù)恢復(fù)接收器功能：614.4 Mbps、1.2288 Gbps、1.25 Gbps、2.4576 Gbps、3.072 Gbps、4.9152 Gbps、6.144 Gbps、9.8304 Gbps和10.3125 Gbps，適合通用公共無線電接口(CPRI)和千兆以太網(wǎng)應(yīng)用。 ADN2905可自動鎖定至所有指定的CPRI和以太網(wǎng)數(shù)據(jù)速率，而無需外部參考時鐘或編程。 ADN2905抖動性能超過SFF-8431規(guī)定的抖動要求。
數(shù)據(jù)表：*附件：ADN2905具有614.4 Mbps至10.3125 Gbps放大器 均衡器的CPRI和10G以太網(wǎng)數(shù)據(jù)恢復(fù)IC技術(shù)手冊.pdf

ADN2905提供手動采樣相位調(diào)整。 此外，用戶還可選擇均衡器或0 dB EQ作為輸入。 均衡器為自適應(yīng)或可手動設(shè)置。

ADN2905還支持偽隨機(jī)二進(jìn)制序列(PRBS)生成、位錯誤檢測和輸入數(shù)據(jù)速率回讀功能。

ADN2905采用緊湊型4 mm x 4 mm、24引腳芯片級(LFCSP)封裝。 除非另有說明，所有ADN2905規(guī)格均相對于?40℃至+85℃環(huán)境溫度而言。

應(yīng)用

• 兼容SFF-8431
• 以太網(wǎng) 10GE、1GE和CPRI： OS/L.6至OS/L.96

特性

• 串行CPRI數(shù)據(jù)速率
• 614.4 Mbps、1.2288 Gbps、2.4576 Gbps、3.072 Gbps、4.9152 Gbps、6.144 Gbps和9.8304 Gbps
• 以太網(wǎng)數(shù)據(jù)速率：1.25 Gbps和10.3125 Gbps
• 無需參考時鐘
• 抖動性能優(yōu)于SFF-8431抖動規(guī)格
• 可選均衡器或0 dB EQ輸入模式
• 量化器靈敏度：200 mV p-p（典型值，均衡器模式）
• 采樣相位調(diào)整（5.65 Gbps或更高）
• 輸出極性反轉(zhuǎn)
• 通過I^2^C訪問可選特性
• 失鎖(LOL)指示器
• PRBS發(fā)生器和檢測器
• 欲了解更多特性，請參考數(shù)據(jù)手冊

框圖

引腳配置描述

典型性能特征

工作原理

ADN2905 實(shí)現(xiàn)了通用公共無線接口（CPRI）數(shù)據(jù)速率從 914.4 Mbps 到 9.8304 Gbps 的數(shù)據(jù)恢復(fù)功能。前端可配置為均衡至 0 dB 均衡基準(zhǔn)電平，或歸零（NRZ）輸入波形以消除符號間干擾，從而通過數(shù)據(jù)輸入驅(qū)動數(shù)字邏輯信號。

用戶可從兩個輸入級中選擇來處理數(shù)據(jù)：一個是高通無源均衡器，在 5 GHz 時提升高達(dá) 10 dB；另一個是 0 dB 均衡器，在 CPRI 速率為 9.8304 Gbps 時，靈敏度約為 250 mV 峰峰值。

當(dāng)輸入信號因 FR - 4 或印刷電路板（PCB）走線中的其他損傷而受損時，可使用無源均衡器。均衡器的高頻增益可通過 I^{2}C 寄存器進(jìn)行配置。此外，還包含自適應(yīng)功能，可自動調(diào)整均衡器以實(shí)現(xiàn)最寬的眼圖張開度。不過，均衡器只能在數(shù)據(jù)速率大于 5.5 Gbps 時手動設(shè)置任何參數(shù)，且自適應(yīng)功能僅在此時可用。

當(dāng)有信號用于數(shù)據(jù)恢復(fù)時，ADN2905 采用延遲鎖定環(huán)和鎖相環(huán)（PLL）電路進(jìn)行時鐘恢復(fù)和數(shù)據(jù)重定時，使其與來自 NRZ 編碼數(shù)據(jù)的數(shù)據(jù)流同步。輸入數(shù)據(jù)由高速時鐘采樣，該時鐘可適應(yīng)跨越三個數(shù)量級的數(shù)據(jù)速率。下采樣數(shù)據(jù)被輸入到二進(jìn)制鑒相器中。

輸入信號的相位由兩條獨(dú)立的反饋回路跟蹤。一條高速延遲鎖定環(huán)（DLL）路徑通過數(shù)字控制振蕩器（DCO）級聯(lián)一個數(shù)字積分器，以跟蹤抖動的高頻分量。另一條獨(dú)立的鎖相環(huán)，由數(shù)字積分器和 DCO 組成，用于跟蹤抖動的低頻分量。DCO 的初始頻率由第三環(huán)路設(shè)置，該環(huán)路將 DCO 頻率與輸入數(shù)據(jù)頻率進(jìn)行比較。此第三環(huán)路還確定數(shù)字下采樣器的抽取率。

延遲鎖定環(huán)和鎖相環(huán)共同跟蹤輸入數(shù)據(jù)的相位。例如，當(dāng)時鐘滯后于輸入數(shù)據(jù)時，鑒相器會將 DCO 驅(qū)動到更高頻率，并通過移相器將時鐘相位推進(jìn)；這兩種操作都能減小時鐘與數(shù)據(jù)之間的相位誤差。由于環(huán)路濾波器是一個積分器，靜態(tài)相位誤差會被驅(qū)動至零。

該電路的另一個特點(diǎn)是，移相器實(shí)現(xiàn)了頻率補(bǔ)償?shù)牧汶A鎖相環(huán)，且零值位于反饋路徑中，因此在閉環(huán)傳遞函數(shù)中不會出現(xiàn)。這意味著該電路沒有零階鎖相環(huán)中常見的抖動峰值，從而消除了抖動峰值。

延遲鎖定環(huán)和鎖相環(huán)同時提供寬帶抖動適應(yīng)和窄帶抖動濾波功能。圖 15 中的簡化框圖顯示，Z(s)/X(s) 是一個三階、低通抖動傳遞函數(shù)，具有出色的濾波性能。低通頻率極點(diǎn)是通過在 DLL 中對 PLL 的增益進(jìn)行分頻形成的，其增益在轉(zhuǎn)換帶寬內(nèi)接近 N，與普通環(huán)路不同。請注意，該傳遞函數(shù)沒有零點(diǎn)，不像零階鎖相環(huán)，這意味著主 PLL 沒有抖動峰值。這種無抖動峰值的特性為信號發(fā)生器應(yīng)用提供了理想的性能，因?yàn)樵诩壜?lián)發(fā)生器中，抖動峰值可能會導(dǎo)致危險(xiǎn)的抖動累積。

誤差傳遞函數(shù) e(s)/X(s) 與帶有二進(jìn)制鑒相器的普通鎖相環(huán)具有相同的高通形式。該傳遞函數(shù)可自由優(yōu)化，以提供寬帶抖動適應(yīng)功能，因?yàn)槎秳觽鬟f函數(shù) Z(s)/X(s) 提供了窄帶抖動濾波功能。

延遲鎖定環(huán)和鎖相環(huán)共同作用以實(shí)現(xiàn)整體抖動適應(yīng)。當(dāng)數(shù)據(jù)信號上的輸入抖動頻率較低時，環(huán)路濾波器中的積分器具有高增益，可跟蹤大的抖動幅度且產(chǎn)生較小的誤差。在這種情況下，振蕩器會進(jìn)行頻率調(diào)制，抖動的跟蹤方式與普通鎖相環(huán)類似。可跟蹤的低頻抖動量取決于數(shù)字控制振蕩器（DCO）的調(diào)諧范圍，調(diào)諧范圍越寬，對低頻抖動的適應(yīng)能力越強(qiáng)。內(nèi)部鎖相環(huán)控制保留用于小頻率抖動，因此移相器可保持接近其范圍中心，有助于實(shí)現(xiàn)低頻抖動適應(yīng)。

在中等抖動頻率下，DCO 的增益和調(diào)諧范圍不足以跟蹤輸入抖動。此時，DCO 控制字變大并達(dá)到飽和，結(jié)果是 DCO 頻率保持在其調(diào)諧范圍的極限值。DCO 調(diào)諧范圍的大小對抖動適應(yīng)能力影響較小。延遲鎖定環(huán)的控制范圍更大，因此移相器可跟蹤輸入抖動，無限范圍的移相器可實(shí)現(xiàn)時鐘同步。因此，時鐘與數(shù)據(jù)采樣和重定時之間的最小失配由先入先出存儲器（FIFO）深度限制為 32 個單位間隔（UI）。

有兩種方法可獲取輸入數(shù)據(jù)速率。默認(rèn)模式下，有限狀態(tài)機(jī)從數(shù)據(jù)中提取頻率測量值，以設(shè)置 DCO 和鎖相環(huán)的頻率匹配和分頻比，使采樣頻率與數(shù)據(jù)速率的偏差在 250 ppm 以內(nèi)，從而啟用鎖相環(huán)，將頻率偏差驅(qū)動至 0 ppm。第二種模式是鎖相環(huán)參考（LTR）模式，用戶可在其中提供 11.05 MHz 至 176.8 MHz 之間的參考時鐘，分頻比必須寫入串行端口寄存器。