概述
AD9513是一款三路輸出時鐘分配IC，其低抖動和低相位噪聲特性能夠實現優質的數據轉換器性能。這款器件也適合于對相位噪聲和抖動有嚴格要求的其它應用。

三路獨立的時鐘輸出可被設置為LVDS或CMOS電平。在LVDS模式下，輸出工作在800 MHz；在CMOS模式下，輸出工作在250 MHz。

每路輸出都具有可編程的分頻器，可設置1~32的整數分頻比。一路時鐘輸出相對于其它時鐘輸出的相位可通過分頻器相位選擇功能進行設置，用作時序粗調。

其中一路輸出提供延遲單元，具有3個可選擇的滿量程延遲值（1.5 ns、5 ns及10 ns），均可提供16級精調。

AD9513無需外部控制器即可進行操作或設置。器件通過11個引腳（S0~S10）和4個邏輯電平進行編程。編程引腳被內部偏置為? VS。VREF引腳提供? VS電平。VS （3.3 V）和GND（0 V）提供另外兩個邏輯電平。

AD9513 非常適合于數據轉換器時鐘應用，利用亞皮秒抖動編碼信號，可實現優質的轉換器性能。

AD9513采用32引腳LFCSP封裝，3.3 V單電源供電，工作溫度范圍為?40°C~+85°C。
數據表：*附件：AD9513 800MHz時鐘分配IC，分頻器，延遲調整，三路輸出技術手冊.pdf

應用

• 低抖動，低相位噪聲時鐘分配
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘
• 高性能無線收發器
• 高性能儀器儀表
• 寬帶基礎設施
• 自動測試設備（ATE）

特性

• .6 GHz差分時鐘輸入
• 3個可編程分頻器
  • 編程范圍：1至32
  • 用于延遲粗調的相位選擇
  • 節省空間的32引腳LFCSP封裝
• 三路800 MHz/250 MHz LVDS/CMOS時鐘輸出
  • 加性輸出抖動：300 fs rms
  • 延遲時間最長11.6 ns
• 可利用4電平邏輯引腳進行器件配置

框圖

時序圖

引腳配置描述

功能描述

總體

AD9513 可將其輸入時鐘分配至多達三個輸出端。每個輸出端可設置為低壓差分信號（LVDS）或互補金屬氧化物半導體（CMOS）邏輯電平。每個輸出端都有各自的分頻器，可從整數 1（旁路）至 32 的列表中選擇分頻比。

輸出端 2（OUT2）包含一個模擬延遲模塊，可設置為增加 2.5 納秒、6.0 納秒或 11.6 納秒的額外延遲，每種延遲都有 16 級精細調整。

差分時鐘輸入（CLK, CLKB）

CLK 和 CLKB 引腳是差分時鐘輸入引腳。此輸入適用于高達 1600 MHz 的頻率。抖動性能會以低于 1 V/ns 的速率下降。輸入電平應在 2.2 V 至 3.1 V 峰峰值（p - p）之間。任何更大的值都會導致輸入引腳上的保護二極管導通。

參見圖 17 了解 CLK 等效輸入電路。此輸入為全差分且直流耦合。信號輸入必須交流耦合。如果使用單端輸入，可通過在差分輸入的一側連接一個電容器來實現交流耦合，另一側則通過一個電容器旁路至安靜的交流地。

同步

上電同步
上電時會發出上電同步信號（POS），以確保輸出端同步啟動。上電同步僅在 V? 電源轉換期間起作用，以確保輸出端同步啟動。V? 電源轉換的區域范圍為 2.2 V 至 3.1 V，最長可能在 V? 超過 2.2 V 后 65 毫秒內發生。只有分頻比不為 1 的輸出端會進行同步。

SYNCB
如果在 AD9513 運行期間更改設置配置，輸出端可能會失去同步。但隨時都可通過 SYNCB 引腳使輸出端重新同步。

當 SYNCB 引腳被拉低并釋放時，會進行同步。時鐘輸出端（分頻比為 1 的情況除外）會被強制進入固定狀態（由分頻和相位設置決定）并保持在該靜態條件下，直到 SYNCB 引腳恢復為高電平。釋放 SYNCB 引腳后，在時鐘信號（CLK）的四個周期后，所有輸出端將恢復同步（分頻比為 1 的情況除外）。

對于分頻比為 1 的輸出端，該輸出端不受 SYNCB 影響。