RISC-V作為一種開源指令集架構（ISA），近年來在全球范圍內迅速崛起，有望重塑半導體產業(yè)格局。從芯片設計公司到軟件開發(fā)商，從學術研究機構到行業(yè)巨頭，都在積極探索RISC-V的應用和創(chuàng)新。

Omdia發(fā)文稱，最近三年，越來越多的RISC廠商進入RISC-V，含RISC-V技術的處理器加速器以驚人的速度增長，2020年至2024年間復合年增長率（CAGR）達到75%。到2030年，Omdia預計年增長率將可持續(xù)接近50%。這相當于從2020年至2030年的10年間年增長率約為57%。

在此趨勢下，產業(yè)鏈企業(yè)齊頭涌入RISC-V賽道，作為國內少有的具備服務器級高性能處理器全棧研發(fā)能力的企業(yè)，北京微核芯科技有限公司（以下簡稱“微核芯”）深耕RISC-V架構，通過技術創(chuàng)新和生態(tài)建設，助力中國芯片產業(yè)實現彎道超車。

選擇RISC-V：打破壟斷的創(chuàng)新之路

如果只做低端的IoT芯片，無法撼動X86和ARM的生態(tài)地位。在2025慕尼黑上海電子展期間，微核芯CEO郇丹丹告訴媒體，高性能計算場景才是打開RISC-V市場空間的關鍵。“過去RISC-V大多都是面向AIoT領域，低成本低性能領域已經是紅海市場，作為新興指令集的RISC-V產業(yè)要想發(fā)展壯大，只有伴隨著數據中心在高性能領域（服務器、AI計算）的新興應用成長才是打開市場空間的關鍵。”

與傳統X86和ARM的“通用冗余”不同，RISC-V 指令集的微架構能夠在開放生態(tài)基礎上實現模塊化可擴展，并與行業(yè)級應用結合，具備高度靈活性且可定制這些優(yōu)勢。不僅不會像其他私有指令集成為各大企業(yè)發(fā)展的限制和約束，更會成為企業(yè)獲得掌控自身軟硬件協同發(fā)展的關鍵所在。

“我們始終很看好開源RISC-V指令集，因為其能夠使中國處理器發(fā)展在生態(tài)上形成產業(yè)合力。”郇丹丹表示。與傳統指令集相比，RISC-V 的優(yōu)勢是：

1、開源+中立的全新生態(tài)；

2、市場與生態(tài)共同定義標準；

3、從指令-微架構/IP-芯片-軟件端具備定義自由度及創(chuàng)新基礎。

“未來各行業(yè)都存在這樣的需求，市場空間巨大。我們認為 RISC-V 在數據中心服務器領域最適合的切入方式就是先進入行業(yè)應用市場，再以通用的方式進入到公有云領域。”

技術突破：架構創(chuàng)新彌補工藝限制

當國際大廠競逐3nm工藝時，微核芯選擇在12/7nm這一“落后兩代”的國內可控工藝上發(fā)力。其秘訣就在于“在指令集、微架構、高速互連、SoC框架、軟件優(yōu)化多個層面進行深度優(yōu)化，以‘硬加速’代替通用處理器的‘軟加速’，在供應鏈受限的約束下做到比ARM/X86更具性價比或性能功耗比的芯片產品。”郇丹丹說道，“這樣的事情是ARM/X86無法做到的。”

目前，微核芯的高性能處理器核性能可以對標ARM的服務器端處理器N2的性能。郇丹丹介紹說：“從服務器的技術路線看，我們基于可控工藝研發(fā)高性能處理器，確保后期量產的可行性，以逐步深入的關鍵模塊定制設計解決服務器芯片的性能瓶頸，達到國際先進處理器性能水平。提供完整的服務器系統解決方案，包括高性能CPU核+NoC多核互連+SoC架構，結合 Chiplet技術，降低服務器芯片的設計制造成本，加快芯片研發(fā)迭代速度。”

在架構創(chuàng)新方面，憑借微核芯技術團隊在全棧自研能力+與應用深度結合的經驗，微核芯在技術上覆蓋高性能處理器開發(fā)的各個領域，覆蓋處理器的架構設計、驗證、物理實現和軟件全過程，做到了處理器核+多核互連NOC+SoC全部自研。單核性能達15分/GHz，即ARM服務器級處理器核的性能水平。NOC支持多核處理器互連，硬件支持Cache一致性，CHI協議多核可擴展。

其次，利用涵蓋芯片研制全過程的高性能處理器敏捷開發(fā)平臺，把處理器分解為各個參數可配置可調整的規(guī)則化模塊，并預先進行了高性能實現。“這樣，在這套敏捷開發(fā)平臺的基礎上，我們就可以根據應用需求進行微架構層面的優(yōu)化裁剪，并能夠做到快速修改快速驗證快速實現，最大程度縮短芯片的設計周期，加快芯片的上市時間。”

商業(yè)落地：做X86/ARM想做又做不了的事

中國當前面對供應鏈封鎖的現狀，也是中國RISC-V產業(yè)的發(fā)展機遇。“供應鏈的受限就意味著要從市場需求出發(fā)不斷打磨芯片設計和實現的能力。”郇丹丹指出，“RISC-V平臺非常適合與企業(yè)應用進行深度結合，RISC-V徹底實現了用戶能夠自主掌握自己對于未來軟硬件架構定義的權力。”

然而，商業(yè)化落地是RISC-V企業(yè)面臨的最大挑戰(zhàn)之一。微核芯的策略是“與應用深度結合，去做X86和ARM想做又做不了的事。”

在郇丹丹看來，RISC-V商業(yè)化落地的挑戰(zhàn)在于兩大關鍵環(huán)節(jié)：?生態(tài)信心構建?與?差異化賽道突破?。一方面需要建立企業(yè)對于RISC-V產業(yè)的信心，這依靠生態(tài)環(huán)境的互相幫助、技術上的檢驗和政策上的引導等“多管齊下”；另一方面，需要找尋一個RISC-V能夠進入，且與X86/ARM相比可以做得更好的行業(yè)機會，比如在數據中心的高性能部分，尤其是服務器和AI計算，RISC-V架構的處理器具備開放性和模塊化設計，能很好地適應各種不同的使用場景，還能提供既高效又低成本的解決方案。

“對于我們來說打造一個開放性的定制平臺，在確保有足夠的需求，足夠的市場空間的情況下，我們對這個應用領域進行適度優(yōu)化做出來的結果，我們相信它是具備相當的市場競爭力的。”郇丹丹如是說。

微核芯不僅專注于高性能芯片的研發(fā)，還通過定制化服務，為行業(yè)客戶提供從指令集優(yōu)化、微架構調整到軟件適配的全套解決方案。目前，微核芯已經可以商業(yè)化交付的三個系列處理器核，SPEC CPU2006分值分別為10分/GHz、13分/GHz和15分/GHz，對標ARM A78、ARM N1和N2，“通過定制化模式，可以根據用戶需求進行選擇或進一步優(yōu)化，與用戶深度結合，共同定義和優(yōu)化芯片設計，從而做到更為優(yōu)化的性價比或性能功耗比。”

微核芯的市場策略也體現了其對生態(tài)建設的重視。公司通過與多家互聯網頭部企業(yè)在存儲服務器和DPU等領域的合作，逐步構建起RISC-V的行業(yè)應用生態(tài)，從特定行業(yè)領域出發(fā)，再進入到公有云領域。

面向未來：AI與RISC-V的深度融合

在人工智能時代，微核芯也在積極探索RISC-V與AI的深度融合，在其看來，RISC-V與AI類似，均屬于普適技術，一旦與應用進行深度結合就會迸發(fā)出無窮的力量。從基礎算力和生態(tài)建設的角度來說，在供應鏈受限的情況下,我們希望做的是AI與具體應用場景的深度結合。

微核芯的AI布局重點在于自動駕駛、機器人等新興領域，這些應用場景對芯片的綜合性能、功耗和響應速度提出了極高的要求，需要高能效比和低延遲的算力，RISC-V高性能處理器目前是一個比較新也比較熱的方向。

郇丹丹認為，中國AI芯片的發(fā)展需要根據應用需求，合理優(yōu)化定制芯片在極致通用和極致專用之間做到平衡。這種平衡的實現，不僅需要對芯片架構的深刻理解，還需要對應用需求的精準把握。

CPU與AI（或GPGPU）的結合是未來芯片設計的關鍵，其中CPU主要執(zhí)行控制流，而AI或GPGPU主要執(zhí)行數據流。而在實際應用中往往是兩者的結合，需要根據不同的應用場景進行優(yōu)化配比。為了實現高效的芯片系統解決方案，必須深度結合應用需求與芯片設計，特別是要設計好CPU與AI之間的協同框架。此外，軟硬件協同設計至關重要，需要從應用角度出發(fā)，對應用需求、計算框架、數據流和控制流進行深入分解和優(yōu)化。

為此，微核芯提出了三個層次的CPU+AI協同框架：

1）SoC框架內AI加速模塊的集成：AI執(zhí)行效率高，但應對未來應用適應性較差，且與控制流結合較弱，僅在內存層面與CPU交互。

2）CPU層面的AI指令擴展：應用適應性最佳，但AI執(zhí)行效率最低，適合控制流為主、數據流為輔的特殊應用領域。

3）CPU框架內AI協處理器設計：結合了高性能CPU的控制流執(zhí)行能力和AI協處理器AI執(zhí)行效率高的優(yōu)勢，是未來AI芯片的發(fā)展趨勢。

微核芯認為，第三種方案能夠更好地平衡控制流與數據流的處理需求，是未來AI芯片設計的核心方向。且基于第三種方案，也能同時與其他兩種方案結合，以適應不同的應用領域。

微核芯的故事不僅是一家企業(yè)的成長歷程，更是國產芯片企業(yè)從技術跟隨到架構引領的縮影。在未來的市場競爭中，微核芯將繼續(xù)發(fā)揮其技術優(yōu)勢，推動RISC-V技術與更多應用場景的深度融合，為產業(yè)的多元化和自主可控發(fā)展帶來更多的可能性。

來源：芯師爺

審核編輯 黃宇