很多產品都包含數?；旌系?PCB 設計，不同的信號具有不同的抗干擾能力。在互連設計過程中必須對不同信號之間的串擾進行合理的控制才能保證最終產品的指標要求。

對于以下基本概念的理解非常重要，掌握有關數模混合設計的基本概念，有助于理解后面制定得很嚴格的布局和布線設計規則，從而在終端產品數?；旌系脑O計時，不會輕易打折執行其中的重要約束規則。并且有助于靈活有效地處理數?；旌显O計方面可能遇到的串擾問題。

1. 模擬信號與數字信號在抗干擾能力方面的重要區別

數字信號電平有較強的抗干擾能力，而模擬信號的抗干擾能力很差。

舉個例子，3V 電平的數字信號，即使接收到 0.3V 的串擾信號，也可以容忍，不會對邏輯狀態產生影響。但在模擬信號領域，有些信號極微弱，例如 GSM 手機的接收靈敏度能夠做到-110dBm 的指標，僅相當于 0.7uV 的正弦波有效值。在 LNA 前端即使接收到 uV 數量級的帶內干擾噪聲，也足以使基站接收靈敏度大幅度劣化。這種輕微干擾可能來自數字控制信號線或電源地線上的細小的噪聲。

從系統的觀點來看，數字信號一般只在板上或框內傳送。比如內存總線信號、電源控制信號等，只要保證從發送端到接收端接收到的干擾不足以影響邏輯狀態的判別即可。而模擬信號需要經過調制、變頻、放大、發射、空間傳播、接收、解調等一系列過程才能被回復。在此過程之中噪聲不斷地跌價到信號上，從系統的角度來講必須保證最終的信噪比滿足要求才能正確解調。最大的干擾來自空間傳播的衰減和噪聲，為了達到更好的通訊性能，必須盡可能減小板內互連引入的串擾。

因此可以認為，模擬信號對串擾的要求比數字信號高幾十倍，甚至有可能達到幾萬倍。

2. 高精度 ADC、DAC 電路

理想情況下，線性 ADC、DAC 電路信噪比與轉換位數間的關系是：
SNR=10Log(F2/N2)=10Log[A2/2/(A2/3×2n)]=6.02n+1.76 dB

對于14位的線性ADC、DAC，如果使最低位數據（LSB）有效，可計算出的理論上的信噪比為 86dBc，與數字電路約 20dBc 的串擾要求相比，高精度 14 位線性 ADC、DAC 對噪聲的要求至少比數字信號高 1000 倍。當然，如果最低有效位數只需要 11 位，串擾要求就可以適當放低，但仍然比數字信號的要求高很多。

上面的兩種情況，說明數?；旌蠁伟逯?，模擬電路極易受到干擾，會影響信噪比等指標。所以在數?；旌蠁伟?PCB 設計過程中，要對布局布線提出很高的要求。

3. 數字信號對于模擬信號是強干擾源

數字信號的電平相對于模擬信號來講非常高，并且數字信號包含有豐富的諧波頻率，因此數字信號對于模擬信號而言，本身就是很強的干擾源。特別是大電流的時鐘信號、開關電源等更是在數模混合設計中需要關注的強干擾源。

4. 數?；旌匣ミB設計的根本目的

我們可以這樣來理解數模設計問題，對于數字電路我們遵循數字電路的設計規則，在數字電路區域， 可以允許較大的干擾存在， 只要不影響系統功能實現和對外 EMC 指標即可。

我們這里所講的“較大”是相對于模擬電路而言的。對于數字電路，我們沒有必要也不可能象對待模擬電路一樣地控制串擾的存在。對于模擬電路，我們必須遵循模擬電路的設計規則，在模擬電路區域所允許存在的干擾遠遠小于數字電路區域。

數?；旌匣ミB設計的目的就是要通過合理的布局、布線、屏蔽、濾波、電源地分割等設計方法來保證數字信號的干擾只存在于數字信號區域。

我們需要重點關注的內容包括干擾源、敏感電路、干擾途徑。下面將從這 3 個方面來講述采用的布局布線原則。成功的數?；旌蠁伟逶O計必須仔細注意整個過程中每個步驟及每個細節才有可能實現，這意味著必須在設計開始階段就要進行徹底的、仔細的規劃，并對每個設計步驟的工作進展進行全面持續地評估。對于布局和布線必須仔細地檢查和核對，要保證百分之百遵守布局布線規則。否則，一條信號線走線不當就會徹底破壞一個本來非常不錯的電路板。

規則是死的，透過規則深刻理解原則才能保證我們能正確運用規則，完成優秀的設計。