本文主要參考自《MICROCONTROLLER DESIGN GUIDELINES FOR ELECTROMAGNETIC COMPATIBILITY》，此文雖然寫在多年前，不過有很多很現(xiàn)實(shí)的參考意義。另外別的IC廠商也有很多的參考文檔，如果大家有興趣可以參考一下。 題外話，寫這個(gè)話題主要是去剖析模塊內(nèi)部主要的干擾源和敏感器件，通過這些主要的東西的設(shè)計(jì)來慢慢體會(huì)模塊的EMC設(shè)計(jì)，不過難免有些一鱗半爪之嫌，積累多了可能未來在設(shè)計(jì)電路的時(shí)候在前期就很容易把問題考慮周到和細(xì)致。

1、單片機(jī)的工作頻率

1.1、單片機(jī)的設(shè)計(jì)應(yīng)根據(jù)客戶的需求來選擇較低的工作頻率

首先介紹一下這樣做的優(yōu)點(diǎn)：采用低的晶振和總線頻率使得我們可以選擇較小的單片機(jī)滿足時(shí)序的要求，這樣單片機(jī)的工作電流可以變得更低，最重要的是VDD到VSS的電流峰值會(huì)更小。

當(dāng)然我們這里需要做一個(gè)妥協(xié)，因?yàn)榭蛻舻囊罂赡苁羌嫒莸暮推脚_(tái)化的（目前汽車電子的發(fā)展趨勢就是平臺(tái)化），選擇較高的工作頻率可以兼容更多的平臺(tái)，也方便以后升級(jí)和擴(kuò)展，因此要選擇一個(gè)較低的可以接受的工作頻率。

2、恰當(dāng)?shù)妮敵鲵?qū)動(dòng)能力

在給定負(fù)載規(guī)范，上升和下降時(shí)間，選擇適當(dāng)?shù)妮敵龅纳仙龝r(shí)間，最大限度地降低輸出和內(nèi)部驅(qū)動(dòng)器的峰值電流是減小EMI的最重要的設(shè)計(jì)考慮因素之一。驅(qū)動(dòng)能 力不匹配或不控制輸出電壓變化率，可能會(huì)導(dǎo)致阻抗不匹配，更快的開關(guān)邊沿，輸出信號(hào)的上沖和下沖或電源和地彈噪聲。

2.1、設(shè)計(jì)單片機(jī)的輸出驅(qū)動(dòng)器，首先確定模塊需求的負(fù)載，上升和下降的時(shí)間，輸出電流等參數(shù)，根據(jù)以上的信息驅(qū)動(dòng)能力，控制電壓擺率，只有這樣才能得到符合模塊需求又能滿足EMC要求。

驅(qū)動(dòng)器能力比負(fù)載實(shí)際需要的充電速度高時(shí)，會(huì)產(chǎn)生的更高的邊沿速率，這樣會(huì)有兩個(gè)缺點(diǎn)：

1.信號(hào)的諧波成分增加了.

2.與負(fù)載電容和寄生內(nèi)部bonding線，IC封裝，PCB電感一起，會(huì)造成信號(hào)的上沖和下沖。

選擇合適的的di/dt開關(guān)特性，可通過仔細(xì)選擇驅(qū)動(dòng)能力的大小和控制電壓擺率來實(shí)現(xiàn)。最好的選擇是使用一個(gè)與負(fù)載無關(guān)的恒定的電壓擺率輸出緩沖器。同樣的 預(yù)驅(qū)動(dòng)器輸出的電壓擺率可以減少（即上升和下降時(shí)間可以增加），但是相應(yīng)的傳播延遲將增加，我們需要控制總的開關(guān)時(shí)間）。

2.2、使用單片機(jī)的可編程的輸出口的驅(qū)動(dòng)能力，滿足模塊實(shí)際負(fù)載要求。

可編程的輸出口的驅(qū)動(dòng)器的最簡單是的并聯(lián)的一對(duì)驅(qū)動(dòng)器，他們的MOS的Rdson不能，能輸出的電流能力也不相同。我們在測試和實(shí)際使用的時(shí)候可以選擇不同的模式。實(shí)際上目前的單片機(jī)一般至少有兩種模式可選擇，有些甚至可以有三種（強(qiáng)，中等，弱）

2.3、當(dāng)時(shí)序約束有足夠的余量的時(shí)候，通過降低輸出能力來減緩內(nèi)部時(shí)鐘驅(qū)動(dòng)的邊沿。

減少同步開關(guān)的峰值電流，和di/dt，一個(gè)重要的考慮因素就是降低內(nèi)部時(shí)鐘驅(qū)動(dòng)的能力（其實(shí)就是放大倍數(shù)，穿通電流與之相關(guān)型很大）。降低時(shí)鐘邊沿的電 流，將顯著改善EMI。當(dāng)然這樣做的缺點(diǎn)就是，由于時(shí)鐘和負(fù)載的開通時(shí)間的變長使得單片機(jī)的平均電流可能增加。快速邊沿和相對(duì)較高的峰值電流，時(shí)間更長邊 沿較慢的電流脈沖這兩者需要做一個(gè)妥協(xié)。

2.4、晶振的內(nèi)部驅(qū)動(dòng)（反向器）最好不要超過實(shí)際的需求。

這個(gè)問題，實(shí)際上前面也談過了，當(dāng)增益過大的時(shí)候會(huì)帶來更大的干擾。

3 、設(shè)計(jì)最小穿通電流的驅(qū)動(dòng)器

3.1、時(shí)鐘，總線和輸出驅(qū)動(dòng)器應(yīng)盡可能使得傳統(tǒng)電流最小

穿通電流【重疊電流，短路電流】，是從單片機(jī)在切換過程中，PMOS和NMOS同時(shí)導(dǎo)通時(shí)候，電源到地線的電流，穿通電流直接影響了EMI和功耗。

這個(gè)內(nèi)容實(shí)際上是在單片機(jī)內(nèi)部的，時(shí)鐘，總線和輸出驅(qū)動(dòng)器，消除或減少穿通電流的方法是盡量先關(guān)閉一個(gè)FET，然后再開通一個(gè)FET。當(dāng)電流較大時(shí)，需要額外的預(yù)驅(qū)動(dòng)電路或電壓擺率。

4、時(shí)鐘的生成和分配

4.1就單片機(jī)內(nèi)部而言，我們寧可給每個(gè)部分分配時(shí)鐘（盡可能小的高頻時(shí)鐘），當(dāng)然我們需要額外的管理時(shí)鐘偏移工作。這樣做要比使用一個(gè)增益很大的的時(shí)鐘緩沖器，驅(qū)動(dòng)整個(gè)IC的時(shí)鐘好很多

同步CMOS的設(shè)計(jì)，在時(shí)鐘邊沿產(chǎn)生很大的峰值電流。時(shí)鐘樹的結(jié)構(gòu)使用（在系統(tǒng)時(shí)間允許的條件下），比起主時(shí)鐘驅(qū)動(dòng)器和時(shí)鐘分配線路，將減少同步開關(guān)電流。【時(shí)鐘樹結(jié)構(gòu)中固有的延遲時(shí)間使得開關(guān)在不同時(shí)間分離開來】

4.2、使用電源管理技術(shù)。

把時(shí)鐘源盡可能靠近需要的IC，如果在一個(gè)模塊內(nèi)需要分配時(shí)鐘的話。在不需要時(shí)鐘的時(shí)候，關(guān)閉時(shí)鐘源。【睡眠模式的時(shí)候通常需要做時(shí)鐘的切換】

4.3、在系統(tǒng)的限制允許的條件下，盡量使用非重疊時(shí)鐘。

非重疊時(shí)鐘，是指沒有同步邊緣的時(shí)鐘。從系統(tǒng)的角度來說，非重疊的時(shí)鐘邊沿有助于消除競爭冒險(xiǎn)和亞穩(wěn)態(tài)。從EMC的角度看，加入時(shí)鐘邊沿之間的過渡時(shí)間會(huì)降低峰值電流和諧波的峰值幅度。平均電流從時(shí)間跨度上來看將保持大致相同，但幅度和頻譜形狀會(huì)發(fā)生變化。

如果時(shí)鐘間的過渡是接近的但不同步（假設(shè)邊沿速度相對(duì)于時(shí)鐘周期要快得多），電流波形會(huì)變平和持續(xù)時(shí)間會(huì)變長。隨著過渡時(shí)間的增加，對(duì)每個(gè)邊沿來說到電流波形會(huì)分離成若干個(gè)脈沖。較低的脈沖幅度相應(yīng)降低了諧波的頻譜幅度，電流脈沖邊沿很可能依然大致相同（維持脈沖帶寬）。理想情況下，兩相系統(tǒng)中非重疊的占空比為33％，最大限度地加大時(shí)鐘邊沿之間的時(shí)間。然而，實(shí)際應(yīng)用中不可能使用這種方式，必須做一些妥協(xié)，實(shí)際系統(tǒng)中不容許時(shí)鐘邊沿的有這么大的跨度。

4.4、使時(shí)鐘電路盡量遠(yuǎn)離I / O邏輯電路，減少共模輻射問題發(fā)生的可能性。

時(shí)鐘信號(hào)需要遠(yuǎn)離I / O邏輯或平行的引線。時(shí)鐘暫態(tài)邊沿可以耦合到I / O邏輯，產(chǎn)生電壓的噪聲。

4.5、輸入引腳同步器移動(dòng)遠(yuǎn)離單片機(jī)引腳區(qū)域，進(jìn)入單片機(jī)的核心模塊。

這項(xiàng)方法可以減少所需的時(shí)鐘驅(qū)動(dòng)器的大小，

移動(dòng)同步器靠近時(shí)鐘源可減少時(shí)鐘信號(hào)線路長度。時(shí)鐘驅(qū)動(dòng)器上的電容負(fù)載部分取決于引線的寄生電容的，時(shí)鐘驅(qū)動(dòng)充電負(fù)荷將變小。