色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于FPGA開發設計,為何模塊看到一個嚴重警告?

YCqV_FPGA_EETre ? 來源:互聯網 ? 作者:佚名 ? 2018-04-28 09:06 ? 次閱讀

早在2017年1月初,我們宣布Xilinx IP目錄中的所有IP使用xci和xcix格式的文件,這已經不是什么新鮮事了,其實我們之前一直在說這是我們多年來的主要建議,這其中包括很多重要的原因,xci文件是一個xml格式的文件,它能夠搜集ip所有的配置信息,更重要的是包括Vivado指向的ip所生成的大量文件,比如上下文綜合、約束和模擬文件等。根據xci文件Vivado可以確定IP是否已經“完全生成”或者缺少哪些文件。

許多客戶都更喜歡與ISE core生成器接近的生成模型,因為這樣會生成單個文件,將.dcp文件從生成目錄拷貝到Vivado工程目錄,作為源文件代替之前使用的.xci文件,我們嘗試支持這種模式,但是這種方法存在很多問題我們還無法解決,因此從某種意義上講,我們正遠離這一點,并試圖引導我們的客戶使用我們所推薦的流程。

為此從2017年1月開始,如果用戶向工程中添加.dcp文件,尤其是涉及Xilinx IP目錄中的模塊將會看到一個嚴重的警告,提示他們不推薦這樣做,這個流程將繼續像以前一樣持續,并且保持2017年1月之前就存在的一些限制條件。

我們還修改了IP OOC綜合的工作方式,為了避免約束多余的應用,在2017年1月初,OOC dcp文件將不再包含任何約束信息,如果你遵循我們的建議使用IP xci文件,那么之前的約束信息將能夠重新應用于IP,通過將約束信息從dcp文件中移除,我們能夠確保不會有重復的信息。

我將用一分鐘時間向大家展示一個示例:

如果客戶在工程中使用了RTL代碼,并且開啟了OOC綜合或者使用“自下而上的綜合”,那么這個流程不會受到影響,并且仍然會像之前那樣正常工作,這些更改僅適用于Xilinx IP目錄內的IP和用戶自定義封裝的IP模塊。

下圖展示了使用.xci文件和.dcp文件工作流程的差異,這有助于讓我們理解使用獨立的dcp格式的文件:

當讀取xci文件時,Vivado會讀取生成的dcp文件,跳過嵌入的約束信息,采用的是原始IP的約束文件,這是我們推薦的流程,可以確保應用的約束信息符合IP設計者的想法。

另一方面,當單獨讀取dcp文件時,Vivado并不會涉及原始的IP約束文件,DCP文件會被解壓到一個臨時目錄,讀取網表信息并且應用DCP文件中嵌入的約束信息,理解這個問題的根源在于原始ip xdc文件和嵌入到dcp中的xdc文件之間的差異,生成的DCP文件包括用于OOC綜合的約束信息,這是一個“關乎上下文的”綜合過程,需要合理的約束才能生成正確的網表,但是這些約束信息并不關心外部的設計。

還有一些問題用戶可能還沒有意識到,.xci文件指向的IP模塊還需要其他一些必需的文件,dcp文件中沒有嵌入關鍵的內存初始化信息,比如elf和coe文件等,當我們使用dcp文件時,工具無法訪問層次信息,這有助于我們確定是否存在控制MIG校準的嵌入式MicroBlaze處理器,所以DDR的MIG流程使用獨立的dcps文件無法正確工作時,我們需要引入xci文件。

除此之外,使用.dcp進行的模擬操作發生在結構化后綜合的網表文件中,這與行為描述的RTL文件(由.xci文件指向和傳遞)相比速度會非常的慢,大約會慢100倍。

其他通常會發生的問題是丟失.xci文件——它包含有IP的配置信息,IP不能通過dcp文件重新生成——因此用戶必須保持對.xci文件的跟蹤,在早期IP的支持中,Vivado會大量的文件,我們非常努力的減少這些文件的數量,現在的文件數量相比2014年減少了2/3,因此用戶檢查所有生成文件的版本控制會比之前容易的多,至少用戶可以使用.xci文件來重新生成IP或者檢查所有生成的文件從而減少編譯時間。

這些問題可以通過使用.xci或者.xcix文件來避免,這是我們測試和支持的—我們沒有測試獨立的dcps文件。

現在的情況比之前少了很多,與幾年前相比,用戶看到的文件數量和大小都減少了很多,這是對使用.xci和.dcp腳本進行的單行更改,用戶仍然可以完全控制使用.xci的生成過程,因此不應該有太多的阻力就可以轉移到這個流程。

.xcix文件會提供一個文件,可以用來進行版本控制,它保留了我們建議流程的優勢。

下面是一些幫助用戶了解我們設計流程建議的資源,通常人們想要使用dcp文件的原因可以歸結于版本控制方法,我們創建了快速入門視頻教程和示例來幫助用戶理解我們的建議,你可以參考用戶指南:? 版本控制快速入門視頻:https://www.xilinx.com/video/hardware/vivado-design-suite-revision-contr...? 版本控制設計示例和腳本:https://github.com/xilinx/revCtrl? 版本控制教程用戶指南(最后更新2016.3):https://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_3/ug1...? 使用IP設計用戶指南:https://www.xilinx.com/support/documentation/sw_manuals/xilinx20171/ug89...

我們還想說的是我們的IP用戶設計指南中關于.xci文件的使用建議已經非常清晰了,很長一段時間使用dcp文件都會有局限性,這對用戶來說應該并不奇怪,我們理解有時用戶無法在短時間內跟上用戶指南中大量的建議,這也是我們引入警告信息的原因,并且能夠提示用戶使用.xci文件的重要性。

遵循Xilinx的建議非常的重要,可以充分利用我們最新技術帶來的便利,dcp文件的設計目的并不是為了完全符合IP復雜的設計流程,它實際上是網表/約束/路由設計信息的數據庫,為了能夠正確使用IP,你應該使用專為此而設計的.xci或.xcix文件。

作者簡介

Greg Daughtry是一名產品營銷總監,他的團隊負責Vivado的核心基礎架構:IDE、工程、Tcl腳本、部分可重配置、布局實現算法、邏輯優化、路由和所有相關分析功能,Greg擁有北卡羅萊納州立大學計算機工程碩士學位,擁有25年的電子行業經驗,曾主導過全定制化的ASIC器件設計、大容量母板設計、軟件開發、應用工程和技術銷售等業務,在Intel、多家初創公司中任過職,Greg已經在Xilinx工作了10年,專注于新一代開發工具和方法的研發,從而提高Xilinx用戶的生產力和生產效率。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21729

    瀏覽量

    603016
  • Xilinx
    +關注

    關注

    71

    文章

    2167

    瀏覽量

    121310

原文標題:【技術支持】:使用“獨立的”.dcp文件代替.xci文件

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    FPGA編譯警告問題,請高手指點

    就是這個。請問這個警告應該怎么解決?請高手們多多指點!有時候FPGA編譯的后狀態不穩定,每次編譯后的load到板子里后的狀態不樣,請問這種問題該怎么解決呢,該從哪方面解決?請高手們
    發表于 07-08 21:23

    單音信號分2路由FPGA輸入到DAC,然后在頻譜儀上面看為何頻譜不對呢?請問為何

    單音信號分2路由FPGA輸入到DAC,然后在頻譜儀上面看為何頻譜不對呢?請問為何
    發表于 07-11 20:07

    FPGA常見警告

    `FPGA常見警告`
    發表于 01-22 11:01

    Vivado生成的XDC約束的嚴重警告

    使用Vivado 2015.4我生成了兩FIFO和Aurora Core。我收到與Vivado自動生成的時序約束相關的嚴重警告。由于我
    發表于 11-02 11:30

    實施過程中的嚴重警告

    有人可以幫我解決下面的嚴重警告: - 我正在使用采用XC7K325T-2FFG900C FPGA的KC705評估板[Vivado 12-1411]無法設置端口的LOC屬性,無法合法地將實例
    發表于 11-05 11:30

    為何multisim中測量的值嚴重錯誤,而不燒毀?(我曾經看到別人multisim電路LED燒毀)

    如圖,測量LED所在線路的為何電流會這么大?都3.89KA了,這與實際不符合啊,按照道理來說led的線路中最多30毫安左右啊?這是不是表示已經燒毀了啊!同樣,串聯
    發表于 01-08 18:23

    什么表明下面粘貼的嚴重警告

    嗨伙計,什么表明下面粘貼的嚴重警告?[Synth 8-5744]在頂層模塊design_1_wrapper中沒有為引腳fdata_out [14]創建Inout緩沖區,其他連接可能沒有緩沖區連接如何從這個
    發表于 05-22 15:58

    來自FIFO的嚴重警告怎么解決?

    /design_1_fifo_generator_0_0_clocks.xdc":61]警告[共同17-55]是嚴重警告。我想也許wr_
    發表于 08-13 09:29

    EDA實驗之在FPGA上設計DDS模塊

    FPGA上設計DDS模塊,在DE0 開發板上運行,在FPGA芯片內部合成出數字波形即可。
    發表于 12-08 09:18 ?2142次閱讀
    EDA實驗之在<b class='flag-5'>FPGA</b>上設計<b class='flag-5'>一</b><b class='flag-5'>個</b>DDS<b class='flag-5'>模塊</b>

    FPGA經常有哪些常見警告應該如何解決

    本文檔的主要內容詳細介紹的是FPGA經常有哪些常見警告應該如何解決。
    發表于 10-14 16:00 ?9次下載
    <b class='flag-5'>FPGA</b>經常有哪些常見<b class='flag-5'>警告</b>應該如何解決

    為何要學習FPGA理由告訴你

    為什么要學習FPGA?前景好?薪酬高?沒有所謂的中年危機?國家政策大力扶持?為國家技術發展貢獻力量?……每個人選擇門技術都有其中的理由,學習FPGA,可以是上面的任何
    的頭像 發表于 06-23 08:33 ?3281次閱讀

    理由告訴你,為何要學習FPGA

    為什么要學習FPGA?前景好?薪酬高?沒有所謂的中年危機?國家政策大力扶持?為國家技術發展貢獻力量?……每個人選擇門技術都有其中的理由,學習FPGA,可以是上面的任何
    的頭像 發表于 11-08 18:16 ?994次閱讀

    理由告訴你,為何要學習FPGA

    為什么要學習FPGA?前景好?薪酬高?沒有所謂的中年危機?國家政策大力扶持?為國家技術發展貢獻力量?……每個人選擇門技術都有其中的理由,學習FPGA,可以是上面的任何
    的頭像 發表于 12-23 09:55 ?1325次閱讀

    創建能夠警告接近障礙物的系統

    電子發燒友網站提供《創建能夠警告接近障礙物的系統.zip》資料免費下載
    發表于 12-29 11:28 ?0次下載
    創建<b class='flag-5'>一</b><b class='flag-5'>個</b>能夠<b class='flag-5'>警告</b>接近障礙物的系統

    fpga開發板是什么?fpga開發板有哪些?

    FPGA開發板是種基于FPGA(現場可編程門陣列)技術的開發平臺,它允許工程師通過編程來定義和配置FP
    的頭像 發表于 03-14 18:20 ?1996次閱讀
    主站蜘蛛池模板: 成人无码精品一区二区在线观看 | 摸董事长的裤裆恋老小说| 亚洲zooz人禽交xxxx| 成人影院午夜久久影院| 蜜臀AV色欲A片无码一区| 一区二区三区毛AAAA片特级| 国产精品一区二区AV交换| 日本电影护士| 99在线精品免费视频| 麻豆精品乱码WWW久久密| 伊人伊人影院| 娇妻中日久久持久久| 亚洲精品国产在线网站| 国产剧情福利AV一区二区| 天天操天天干天天爽| 国产AV国产精品国产三级在线L| 欧美日韩另类在线观看视频| 99国产在线视频| 蜜柚视频网在线观看免费| 777午夜精品久久AV蜜臀| 快播萝莉影院| 最新国产成人综合在线观看| 老阿姨才是最有V味的直播| 在线播放一区二区精品产| 久久青草免费线观最新| 伊人久久大香线蕉综合色啪| 久久a在线视频观看| 一级做a爰片久久毛片免费| 久久精品国产午夜伦班片| 伊人久久大香线蕉电影院| 久久成人永久免费播放| 在线va无卡无码高清| 绿巨人www在线观看| 777精品久无码人妻蜜桃| 男男女女爽爽爽视频免费| GAY2022空少被体育生暴菊| 欧洲美女高清一级毛片| 成人免费公开视频| 色屁屁影院| 国产精品欧美久久久久天天影视| 午夜伦理在线观看|