埋嵌元件基板由于元器件的三維配置而使PCB或者模組小型化，縮短元件之間的連接路徑，降低傳輸損失，它是可以實現便攜式電子設備多功能化和高性能化的安裝技術。鑒于此，本文主要概述了埋嵌元件PCB的元件互聯技術，以及對埋嵌元件PCB的評價解析。

1 前言

埋嵌元件基板由于元器件的三維配置而使PCB或者模組小型化，縮短元件之間的連接路徑，降低傳輸損失，它是可以實現便攜式電子設備多功能化和高性能化的安裝技術。多層板中埋嵌LSI或者無源元件方式的埋嵌元件基板從2003年開始采用，從2006年開始正式用作高功能便攜電話或者用于表用的小型模組基板。這些基板分別采用了元件制造商和PCB制造商獨自開發的特征構造和工藝。本文就參考日本電子電路工業協會（JPCA）的規格中埋嵌方式的埋嵌元件基板技術的分類，采用的元件和安裝技術和評價解析等加以介紹。

2 埋嵌元件基板技術的分類

埋嵌元件基板大致分為埋嵌個別制造的元件的方式和在基板上形成直接元件的方式。本人只限于前者方式的技術。圖1表示了埋嵌型的埋嵌元件基板按照嵌入元件的安裝方式的分類。PCB上的元件安裝方式大致有焊盤連接方式和導通孔連接方式兩大類。

圖2表示了焊盤連接方式和導通孔連接方式的代表性制造工藝。

在焊盤連接方式中，首先在基板上形成的電極上安裝嵌入的元件并進行電氣連接。連接完成以后采用絕緣樹脂同時填充和埋沒元件和電極。連接時采用現有的表面安裝技術。連接材料采用焊料或者導電膠。嵌入元件的安裝：元件為裸芯片時選擇裸芯片粘結（Die Bonding）；元件為無源元件或者模塑封裝（Mould Package）或者WLP（Wafer LevelChip Scale Package）時安裝選擇（Mounting）：裸芯片的倒芯片連接（Flip Chip Bond）采用超聲波接合、C4（Controlled Collapse Chip Connection控制熔化高度芯片連接）、ESC（Epoxy Encapsulated SolderConnection環氧樹脂囊包焊接）、導電性樹脂和各向異性導電樹脂（ACF/ACP，Auisotropic ConducliveFilm /Anisoropic Conductive Paste）和非導電性樹脂（NCF/NCP，Non Conductive Film / Non CondctivePaste）等安裝技術。無源元件的連接采用焊料再流焊或者導電性樹脂。焊盤連接方式中由于元件連接采用傳統的表面安裝技術而具有有效利用現有制造設備的優點。另外，由于實施了元件安裝連接以后和埋嵌以前的檢查，所以可以對安裝過程中發生的不良品進行篩選或者修理和返工。

導通孔連接方式中，PCB和元件進行電氣連接以前采用絕緣樹脂埋嵌元件。元件埋置以后，覆蓋元件電極的樹脂上進行激光加工，形成導通孔以后采用鍍層填充導通孔，進行PCB與元件的電氣連接。導通孔連接方式的特征是元件的電極上接合直接鍍銅（Cu）層。由于沒有介入表面安裝中使用的焊料或者凸塊那樣的接合部，所以期待著與多層板的內部線路同等的低連接電阻和高連接可靠性，另外還可以采用全層IVH（Interstitial Via Hole）使用的導電膠進行導通孔連接，與多層板的層間連接同樣的導電膠用于與元件的連接，采用同時進行埋置和連接的匯總積層工藝可以簡化工程復雜的元件埋嵌基板的制造工藝。

上面介紹了按照埋嵌元件的安裝技術分類的埋嵌元件基板的種類和大致的制造工藝。下面參照迄今的開發事例介紹埋嵌元件基板的制造中采用的各種安裝技術。

3 焊盤連接方式的埋嵌元件基板

焊盤連接方式中在內層基板上安裝元件以后，采用絕緣樹脂埋置。嵌入的元件分為裸芯片（Bare Die）和其它元件，下面介紹連接用的表面安裝技術。

3.1 裸芯片粘結方式

圖3表示了利用倒芯片安裝嵌入裸芯片的工藝。

圖3（a）表示在裸芯片的電極上形成金（Au）堆積凸塊。使用NCP與PCB的電極進行加熱加壓連接的方式。PCB的電極表面上沒有進行鍍金（Au）或者鍍錫（Sn）等，而是原本的銅（Cu）。銅（Cu）表面上施行粗化處理，旨在提高與樹脂的附著力。加熱加壓連接時，接合部必須維持壓縮應力，對于提高連接可靠性至關重要。圖3（a）中著眼于NCP的熱機械特性，選擇高彈性和高膨脹系數的樹脂可以獲得充分實用的連接可靠性。

另外還有使用ACP代替NCP的熱壓連接的安裝方法。在裸芯片的鋁（Al）電極上形成金（Au）球凸塊以后，涂布底膠ACP，實施加壓加熱，即可電氣連接。接合可靠性與NCP時同樣取決于底膠樹脂的物理性能。圖3（b）表示了使用銀（Ag）膠凸塊和ACP的連接方式。PCB的電極上印刷銀（Ag）膠形成銀（Ag）凸塊，涂布底膠ACP使用倒芯片粘結器熱壓接合。裸芯片的電極上沒有形成銅（Cu）或者金（Au）凸塊而是采用鋁（Al）進行熱壓連接。

圖3（b）的熱壓連接銀（Ag）膠凸塊的連接技術在積層板中已經量產化，它是應用了利用導電性凸塊的層間連接技術（B2it，Buried Bump InterconnectionTechnology）。

圖3（a）和（b）與多層板制造技術相組合的元件嵌入基板的實用化比例，利用NCP和ACP的元件連接技術，采用導電性凸塊進行層間連接。制造利用導電性樹脂凸塊連接的雙面板，在內層上安裝元件以后，與外層的基板組合在一起加熱加壓而埋入元件，同時采用凸塊使線路層間匯總連接。采用元件埋入以前進行線路形成的工藝有利于減少不良率和提高生產性。

3.2 芯片安裝方式

圖4表示了印刷焊膏的內層的基板上采用芯片安裝器（Chip Mouuter）搭載元件并采用再流焊工藝熔融焊料的連接方式。采用使LSI WLP化的芯片安裝（Chip Mounting）和再流焊工藝同時的搭載和連接有源元件和無源元件。它是模型封裝的LSI或者模組等大多數通用元件可以采用的嵌入技術。采用焊接連接嵌入元件時，由于基板表面上安裝元件的模組基板第二次安裝到母板上，經過再度再流焊工藝時擔心焊料凸塊（焊料球）熔融而影響到導通和絕緣特性。因此采用樹脂覆蓋焊料的周圍，抑制再熔融產生的流動，從而可以避免上述問題。

4 導通孔連接方式的元件埋嵌基板

導通孔連接方式中，元件嵌入以后進行與基板的連接。有源元件和無源元件的全部元件的電極視為內層的線路圖形，利用積層技術在元件上部形成線路層。

4.1 裸芯片粘結方式

嵌入的LSI WLP化，采用銅（Cu）線路引出WLP化的電極，擴大了電極間節距，實現了與現有PCB加工工藝親和性高的埋入工藝。另外由于WLP化而確保良好的裸芯片（KGD，Known GoodDie）。相對與連接以后元件難以修理的導通孔連接方式來說具有很大的優越性。

圖5表示了代表性的導通孔連接方式的有源元件嵌入技術的制造工藝。嵌入的LSI WLP化，形成銅（Cu）線路和銅（Cu）凸塊，施行樹脂涂復。薄片化的裸芯片背面粘貼裸芯片附著膜（DAF，DieAttachment Film）以后進行位置重合，在基板上面朝上粘結。半固化片和表層基板積層，加熱加壓以后使裸芯片嵌入。在嵌入的WLP的電極位置上從基板表面進行激光加工，形成導通孔以后采用鍍層填充導通孔，連接WLP的電極和基板的線路。由于裸芯片的表面由樹脂保護，所以在嵌入加工工程中可以減少損傷或者污染等方面的危險。

圖6是導通孔的材料使用導電膠的方式。使用多層板的層間連接所用的銅（Cu），銀（Ag）和燒結合金等材料，通過壓接或者金屬結合而連接元件。

圖6表示了在聚酰亞胺多層板上嵌入經過背面研磨而薄型化的WLP例。嵌入的LSI經過WLP加工使電極的節距擴大到與PCB的導通孔同樣的節距，厚度達到0.1 mm以下的薄型化。基板上形成的導通孔填充未固化的導電膠，基板/WLP和隔板（Spacer）/基板積層，一次加熱加壓。加熱過程中依次進行導通孔中填充的導電膠固化，粘結材的流動和固化，同時完成了PCB/WLP之間的電氣連接和嵌入粘結。利用導電膠導通孔的一次積層法中，由于在PCB的積層與元件的嵌入以前已經形成全層的線路，所以具有降低元件嵌入以后所發生的不良率的優越性。為了使該工藝適應將來的LSI的多針化，與裸芯片連接的導通孔節距的微細化是今后的課題。

4.2 芯片安裝（Mounting）方式

圖7表示了使用激光導通孔加工和鍍層連接的元件嵌入工藝。把嵌入的元件置于基板的一部分上設置的空腔（Cavity）內，然后用樹脂填充而嵌入元件。使用厚銅（Cu）芯的基板，利用銅（Cu）的蝕刻形成空腔。芯板一面上貼附樹脂片，堵塞空腔的一側以后，在它的底面上固定元件。空腔的開口側積層樹脂片并進行加熱，空腔內壁與元件的間隙用樹脂填充使元件固定。嵌入元件的電極上的樹脂形成激光導通孔開口。采用半加成法形成基板表層線路的同時采用鍍銅（Cu）層填充導通孔。基板正反面的連接，空腔形成時預先在銅（Cu）芯的一部分開口，充填樹脂以后采用激光形成貫通孔。采用該技術的基板具有優良的導熱性，尤其是嵌入發熱量多的元件時具有高散熱性的特征。

圖8表示了利用一次積層法的元件嵌入工藝的概念圖，作為利用導電膠的一次積層法的無源元件埋入技術，Ag-Sn系合金材料用于導通孔，LCP用作絕緣材料。配置元件處形成空腔的單面板積層規定的枚數，與此同時元件插入空腔以后進行加熱加壓。導通孔內填充的由Ag和Sn構成的膠材料由于加熱而燒結，與此同時Sn擴散到線路板和元件的Cu電極上形成金屬結合。熱可塑性材料LCP（Liquid CrystalPolymer）由于加熱而軟化，使基板之間接合，與此同時流入到元件與空腔的間隙而嵌入元件。加熱加壓過程中由于樹脂的流動影響到導通孔形成，元件與小型基板的間隙附近存在導通孔時，樹脂流通的精確控制對于確保連接可靠性至關重要。

5 嵌入用元件

焊盤連接方式時，嵌入可以采用再流焊或者粘結劑等表面安裝技術的大多數元件。為了避免板厚的極端增大而要使用元件厚度小的元件。裸芯片或者WLP情況下，它們的大多數研磨了硅（Si）的背面，包括凹塊等在內的安裝以后的高度為（300~150）mm以下。無源元件中采用0603型，0402型或者1005的低背型。導通孔連接方式時，上面介紹的鍍層連接和導電膠連接的各種事例都是采用Cu電極的元件。用作嵌入元件時銅（Cu）電極的無源元件厚度150 mm成為目標之一，還有更薄元件的開發例。

6EPASD 評價解析T V （TestVehicle）

6.1 測試運載工具（TV）概要

以闡明元件嵌入PCB的技術課題為目的，制作了評價解析***TV（Test Vehicle）并進行了評價。從2007年再次關于構造和設計的討論，最終制作了如圖9所示的裸芯片嵌入基板的構造。線路層為4層，L2~L3之間嵌入元件。根據元件嵌入PCB的用途，初期應該相同于HDI基板的評論，而提出元件嵌入特有的課題被視為最本質的問題，嵌入部分以外極為容易的優先制造，層間連接為貫通孔。分別使用無鹵FR-4和FR-5基材進行制造。

嵌入的元件是由SIPOS（System IntegrationPlatform Organization Standard）提供的“SIPOSTEG”，形成與PCB連接的菊鏈式圖形那樣的焊盤配置。圖10表示了這種圖形和主要規格。其中電極上形成金（Au）螺拴形凸塊（Stud Bump），采用面朝下（Facedown）的倒芯片連接的安裝方式。這時采用熱壓接合法和超聲波法2種方法。因此制作成兩種材料和兩種安裝方式的共計4種樣品。

6.2 評價結果

2008年實施了TV制作，2009年度進行了評價解析。首先為了評價再流焊耐熱性，采用JEDEC3級的條件實施前處理。許多樣品再流焊以后發生起泡。

另外還伴隨著發生斷線或者電阻上升。

圖11表示了截面解析的一例。嵌入的芯片下方的底膠樹脂與芯片之間發生剝離，部分剝離發生在螺栓形凸塊與PCB電極界面。這種剝離是起泡的發生原因。耐熱性的FR-5也發生若干起泡。由于四種條件中沒有顯著差別。所以認為發生起泡的主要原因在于構造本身。根據截面解析的結果芯片本身顯著翹曲，由于嵌入以后內在的殘留應力在再流焊時被釋放而發生變形，或者由于芯片本身的尺寸或者PCB圖形的影響等。關于翹曲方面，在內層板上安裝時由于芯片與內層板的熱膨脹系數差別而表現出凸狀翹曲，但是如圖11所示的起泡以后的截面中反而逆轉為凹狀翹曲而值得注意。

發生起泡的評價本質上是由于爆玉米花（Popcorn）現象引起的，使用不同的兩種底膠樹脂的安裝方式都發現同樣的起泡，因此認為PCB構造有很大影響。為了調查這種現象，第二次制作了TV-1′芯材厚度為0.1 mm和0.3 mm，導體圖形有TV-1采用的銅（Cu）中間（Beta）圖形和PCB的網且（Mesh）圖形兩種。共計四種樣品。圖12表示了TV-1′PCB的導體圖形和層構造。各種構造實施了5次再流焊耐熱試驗，與TV-1′同樣構造的芯材0.1mm/Cu中間圖形再現起泡現象，而其它構造都沒有發生起泡或者電阻上升，確認了構造變更的效果。

6.3 熱變形解析

為了考察基材的厚度或者線路導體圖形給予元件嵌入PCB的熱變形行為的影響，利用模擬迄今獲得的試驗結果進行解析。根據前節敘述的EPADS TV的Geber數據制成三D模型（Model），通過解析從室溫加熱到260 ℃時的熱變形行為而求得。解析時使用ADINA8.6（美國ADINA公司制造）進行非線性的彈性解析。解析以TV-1′為標準。基材厚度為0.1 mm和0.3 mm兩種，PCB的導體設定為銅（Cu）中間圖形和網目圖形兩種，實施共計組合成四種的解析。制成的模型如下。

（a）模型1 芯材0.1 mm厚/網目圖形。

（b）模型2 芯材0.1 mm厚/中間圖形。

（c）模型3 芯材0.3 mm厚/網目圖形。

（d）模型4 芯材0.3 mm厚/中間圖形。

另外嵌入的芯片為0.1 mm，厚度10 mm□，與TV同樣的周邊配置金（Au）凸塊和下面填充底膠樹脂的構造。實際的制造狀況有所不同，在解析中室溫下的應力和變形設定為0，求出加熱到260 ℃時的熱變行為。圖13表示了熱變形解析結果的一例。途中的PCB L1表示上面的，裸芯片嵌入部分的中心部表現出凸形狀變形的傾向。它的周圍收到裸芯部嵌入部變形的影響。變形行為隨著部位而有所不同，這是由于導體圖形的形狀和疏密的影響所致。解析的四種模型中。模型2相當于TV-1發生起泡的構造。

解析所獲得的熱變形量以模型2為最大，表現出與實際基板同樣的傾向。模型2的變形量為108 mm，其它模型的變形量范圍為46 mm ~ 60 mm.

6.4 與熱變形實測的比較

為了驗證熱變形解析的準確性，進行了熱變形行為的實測。樣品制造成TV-1′，構造相當熱變形解析的模型1~模型4供給試驗。根據莫瑞光影法（Shadow Moire）的非接觸翹曲測量一邊加熱到最高260 ℃一邊進行測量。圖14表示了室溫初始狀態下翹曲分布圖。與解析結果相反，由于L4側具有凸狀翹曲，所以在上面配置PCB L4.由于這種翹曲方向對應于圖11中表示的起泡以后芯片翹曲方向，所以芯片在嵌入時和安裝時表現出不同的翹曲。

從室溫初始狀態到260 ℃一邊升溫一邊進行數點的測量，確認了室溫初始狀態時翹曲小的傾向，即L1側表現出翹曲行為，這一點與模擬的傾向一致。以室溫初始狀態的翹曲量為基準求出L1測變位量，表1表示了它與模擬結果的比較結果。厚度0.1 mm的構造中實測結果大大超出模擬結果的變形量。特別是模型2中呈現出很大剝離，雖然外觀沒有確認，但是也有可能發生微細的層間剝離。然而厚度0.3 mm的構造中，實測結果與模擬結果比較一致，表明元件嵌入PCB的熱變形預測是有效的。0.1 mm厚度的構造中兩者的剝離點今后還有研究的余地，可以采用彈性解析預測熱變形行為，在工業上比較有用，期待著有助于元件嵌。

7 標準化WG中無源元件嵌入的課題

圖15表示了無源元件嵌入構造的三種代表性形態。這種形態已經有10年左右的實用化，其優點是可以使用特性保證的元件，可以使用現有設備進行制造。

另一方面，對PCB的市場要求是“更薄”。特別是模組元件中“低背化”是重要的關鍵詞。因此第一要求嵌入元件特別是無源元件芯片的低背化。由于元件制造商的開發努力，已經實現0.15 mm厚度（1005尺寸，0603尺寸）的薄型化。另外PCB本身也要求成品板厚的薄型化，但是由于為了實現高集成度的線路，不得不增加厚度，因此希望使用更薄的內層芯板，部分嵌入銅（Cu）箔的0.05 mm左右的內層芯板也已經實用化。在表面安裝時的再流焊工程或者基板制造工程中存在處理困難的擔心。根據這種狀況，近年來采用圖15（b）所示的導通孔連接方式。這種方法是在內層上安裝的元件電極上進行直接線路板的導通孔連接的方式（有源元件情況下面朝上）。采用這種方式，元件安裝只有安裝（Mount）工程，與再流焊方式比較，簡化嵌入工藝的同時降低了成本，然而為了實現這種方式正在提出若干技術課題。EPADS研究會的標準化WG中正在進行討論。

第一是確保導通孔與元件外部電極的位置精度，它的影響因素如下。

（1）外部電極尺寸。目前的0603尺寸通用品中外部電極幅度為0.10 mm ~ 0.15 mm左右。一般PCB中激光導通孔內層焊盤徑為φ0.20 mm左右。這樣導通孔的一部分有可能偏離電極。

（2）元件安裝精度。現在的安裝機中一般安裝精度為±0.05 mm程度。考慮到元件尺寸，咋一看數值較大，但是在表面安裝中利用焊料的自動調準（Selfalignment）效果可以確保再流焊以后的元件位置精度。但是安裝采用導通孔連接方式的元件時使用樹脂系粘結劑，這時不能期望有自動調準效果。

（3）激光導通孔的調準（Alignment）。一般的激光導通孔加工時，以事前形成的線路層的對準標記（Alinment Mark）為基準進行加工。內層與元件的位置精度不能保證時，就會引起元件與導通孔的位置偏離。

第二是元件端子電極的鍍層。通用元件的電極最外層一般是鍍錫（Sn）層。由于激光導通孔進行鍍銅（Cu）層連接，因此元件電極也希望是鍍銅層。這時要經過PCB的去沾污和化學鍍銅工程，因此必須形成經得起這些工程的保護膜。

第三是元件高度的波動度。元件高度的波動度即成為導通孔深度的波動度。希望從激光加工和鍍層兩方面進行導通孔深度的統一。

導通孔連接方式中，這些因素還會相互影響和重疊，希望以PCB制造商，元件制造商和安裝機制造商為主的關系者作為開發的共同目標。

如圖15（C）所示，PCB內層上制造進入元件的構造于1990年代后期進行研究開發，現在已有許多開發例，還沒有適用的實用品事例。然而它對于PCB的薄板化極為有利，期待著它的實現。為此實現穩定的元件特性是第一的，希望同時進行材料研究和工藝技術的確認。

8 結語

進入21世紀以來，將會迎來元件嵌入PCB正式實用化的時期，今后將會迅速發展，為此嵌入元件的規格化或者評價方法等的標準必須緊緊跟上。新的嵌入技術的開發將會層出不窮，數年以后元件嵌入基板將會克服各種課題，成為通用的安裝技術而固定下來。

關于元件嵌入PCB的可靠性評價本文只是介紹了制造上的技術課題，此外還有CAD設計上的相應課題或者包括元件檢查在內的最終檢查技術，PCB制造商與用戶之間的品質保證契約上的課題等。