用于雜散信號消除的PLL頻率規劃
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
ADI
+關注
關注
146文章
45831瀏覽量
250707 -
pll
+關注
關注
6文章
777瀏覽量
135210 -
雜散信號
+關注
關注
1文章
5瀏覽量
7202
發布評論請先 登錄
相關推薦
ADS5407雜散較差的原因？
的SFDR（無雜散動態范圍）比較差，只有40~50dbc，而官方手冊上描述的SFDR在70dbc以上，我們做了以下措施：
修改了時鐘輸入端的匹配網絡，前期ADS5407時鐘輸入信號特別差，如下圖所示：
修改
發表于 01-08 06:30
邊帶雜散和開關雜散的含義是什么？會對電路造成什么影響？
我在看ADC供電部分的時候，看到邊帶雜散和開關雜散這兩詞不知道它的含義。請問下大家它們的含義以及它們將會對電路造成什么影響？
謝謝大家了！！！！！
發表于 12-31 06:32
DAC3482存在雜散怎么解決？
當前DTRU產品中使用了DAC3482，故障率達到12%，從FPGA側IQ數據到達DAC3482，從3482出口處測量到的信號，發現近端存在雜散。具體見下圖所示。
另外做了如下實驗:
1、將
發表于 12-16 06:23
DAC39J82輸出信號在140MHz頻率存在雜散怎么解決？
在使用DAC39J82過程中我們發現DAC芯片在輸出是0—500M頻率信號時，在120MHZ以下沒有沒有雜散問題。在150M，200M，300M
發表于 11-22 06:07
DAC38J84測試時有雜散和諧波怎么解決？
-20MHz處的點，頻率是40MHz,如將將頻寬打到200MHz時會看到其它諧波和雜散點，下圖輸出60M時有影響的點是40M，對SFDR的影響超過10dB。其它雜
發表于 11-18 06:37
LMX2572EVM在測試評估版時，不同頻率下整數邊界雜散差別很大是為什么？
在測試評估版時，不同頻率下整數邊界雜散差別很大。
下表是100M鑒相頻率下，偏離1M的雜散抑制
發表于 11-13 07:43
LMX2594EVM分母用最大，出現跑動的雜散怎么避免？
現象是分母用最大，很多頻點會出現跑動的雜散，有些頻點又不會出現，該怎么去消除。如果需要通過改變分母，該怎么避免小數雜散。
發表于 11-11 06:48
請問LMX2694-EP輸出信號中有小數分頻雜散該如何解決？
的，時鐘單獨測過沒有雜散；
1.請問這類雜散和什么相關？
2.該如何消除？嘗試過參考分頻R，查看供電電源，修改小數分頻分子分母（但輸出就不是
發表于 11-11 06:05
深入解析晶振時鐘信號干擾源：寄生電容、雜散電容與分布電容
在現代電子電路設計中，晶振時鐘信號的高頻特性使得其容易受到各種干擾。其中，寄生電容、雜散電容和分布電容是影響晶振時鐘信號穩定性的主要因素。晶發電子將詳細分析這三種電容的特性、影響及相
發表于 09-26 14:49
什么是無雜散動態范圍 (SFDR)？為什么 SFDR 很重要？
有多種不同的規格可用于表征電路線性度。SFDR 指標是一種常用的規范。該指標定義為所需信號幅度與感興趣帶寬內雜散的比率（圖 1）。
圖 1. 顯示 SFDR 指標的圖表。
對于 ADC
發表于 09-11 15:48
變頻器控制引起的電機軸電壓雜散
變頻器控制引起的電機軸電壓雜散? 變頻器（簡稱VFD）是通過調整輸入電源頻率和電壓來控制電機轉速的裝置。它在工業控制應用中得到廣泛應用，可以提高能效和精度，并減少能源消耗。然而，變頻器控制引起的電機
工商網監
評論