拉電流和灌電流是衡量電路輸出驅動能力（注意：拉、灌都是對輸出端而言的，所以是驅動能力）的參數，這種說法一般用在數字電路中。

這里首先要說明，芯片手冊中的拉、灌電流是一個參數值，是芯片在實際電路中允許輸出端拉、灌電流的上限值（允許最大值）。

而下面要講的這個概念是電路中的實際值。

由于數字電路的輸出只有高、低（0，1）兩種電平值，高電平輸出時，一般是輸出端對負載提供電流，其提供電流的數值叫“拉電流”；低電平輸出時，一般是輸出端要吸收負載的電流，其吸收電流的數值叫“灌（入）電流”。

對于輸入電流的器件而言：

灌入電流和吸收電流都是輸入的，

灌入電流是被動的，

吸收電流是主動的。

如果外部電流通過芯片引腳向芯片內‘流入’稱為灌電流（被灌入）；

反之如果內部電流通過芯片引腳從芯片內‘流出’稱為拉電流（被拉出）

2、為什么能夠衡量輸出驅動能力

當邏輯門輸出端是低電平時，灌入邏輯門的電流稱為灌電流，灌電流越大，輸出端的低電平就越高。由三極管輸出特性曲線也可以看出，灌電流越大，飽和壓降越大，低電平越大。

然而，邏輯門的低電平是有一定限制的，它有一個最大值UOLMAX。在邏輯門工作時，不允許超過這個數值，TTL邏輯門的規范規定UOLMAX ≤0.4～0.5V。所以，灌電流有一個上限。

當邏輯門輸出端是高電平時，邏輯門輸出端的電流是從邏輯門中流出，這個電流稱為拉電流。拉電流越大，輸出端的高電平就越低。這是因為輸出級三極管是有內阻的，內阻上的電壓降會使輸出電壓下降。拉電流越大，輸出端的高電平越低。

然而，邏輯門的高電平是有一定限制的，它有一個最小值UOHMIN。在邏輯門工作時，不允許超過這個數值，TTL邏輯門的規范規定UOHMIN ≥2.4V。所以，拉電流也有一個上限。

可見，輸出端的拉電流和灌電流都有一個上限，否則高電平輸出時，拉電流會使輸出電平低于UOHMIN；低電平輸出時，灌電流會使輸出電平高于UOLMAX。所以，拉電流與灌電流反映了輸出驅動能力。（芯片的拉、灌電流參數值越大，意味著該芯片可以接更多的負載，因為，例如灌電流是負載給的，負載越多，被灌入的電流越大）

由于高電平輸入電流很小，在微安級，一般可以不必考慮，低電平電流較大，在毫安級。所以，往往低電平的灌電流不超標就不會有問題。用扇出系數來說明邏輯門來驅動同類門的能力，扇出系數No是低電平最大輸出電流和低電平最大輸入電流的比值。

在集成電路中， 吸電流、拉電流輸出和灌電流輸出是一個很重要的概念。

拉即泄，主動輸出電流，是從輸出口輸出電流。

灌即充，被動輸入電流，是從輸出端口流入

吸則是主動吸入電流，是從輸入端口流入

吸電流和灌電流就是從芯片外電路通過引腳流入芯片內的電流,區別在于吸收電流是主動的，從芯片輸入端流入的叫吸收電流。灌入電流是被動的,從輸出端流入的叫灌入電流。

拉電流是數字電路輸出高電平給負載提供的輸出電流，灌電流時輸出低電平是外部給數字電路的輸入電流，它們實際就是輸入、輸出電流能力。

吸收電流是對輸入端（輸入端吸入）而言的；而拉電流（輸出端流出）和灌電流（輸出端被灌入）是相對輸出端而言的。

給一個直觀解釋：

圖中PB0輸出0，LED會亮，PB0的電流方向是流向PB0也就是灌電流了；而PB1要輸出1，LED會亮，PB1的電流方向是從PB1流出，也就是拉電流了。

在實際電路中灌電流是由后面所接的邏輯門輸入低電平電流匯集在一起而灌入前面邏輯門的輸出端所形成，讀者參閱圖18-2-3自明。顯然它的測試電路應該如圖18-2-4(b)所示，輸入端所加的邏輯電平是保證輸出端能夠獲得低電平，只不過灌電流是通過接向電源的一只電位器而獲得的，調節的電位器可改變灌電流的大小，輸出低電平的電壓值也將隨之變化。

(a) 灌電流負載 (b) 拉電流負載

圖18-2-3 灌電流與放電流示意圖

(a) 灌電流負載特性曲線 (b) 測試電路

圖18-2-4 灌電流負載特性曲線及測試電路

當輸出低電平的電壓值隨著灌電流的增加而增加到輸出低電平最大值時，即uOL=UOLMAX時所對應的灌電流值定義為輸出低電平電流的量大值IOLMAX。

不同系列的邏輯電路，同一系列中不同的型號的集成電路，國家標準中對輸出低電平電流的最大值IOLMAX的規范值的規定往往是不同的。比較常用的數值如下

TTL系列 IOLMAX=16mA

LSTTL74系列 IOLMAX=8mA

LSTTL54系列 IOLMAX=4mA

扇出系數NO是描述集成電路帶負載能力的參數，它的定義式如下 18-2-1)

NO= IOLMAX / IILMAX

其中IOLMAX為最大允許灌電流，IILMAX是一個負載門灌入本級的電流。

No越大，說明門的負載能力越強。一般產品規定要求No≥8。

在決定扇出系數時，正確計算電流值是重要的，對于圖18-2-3而言，后面所接的邏輯門的輸入端有并聯的情況。當輸出為低電平時，后面邏輯門輸入端流出的IIL，因有R1的限流作用，與并聯端頭數無關。但是，當輸出為高電平時，電流的方向改變為流進輸入端，后面邏輯門輸入級的多發射極三極管相當有兩個三極管并聯。流入的IIH就要加倍，與并聯端頭數有關。對于圖18-2-3，NOL=2，而NOH=3，輸出低電平和輸出高電平兩種情況下，扇出系數可能是不同的。由于IIL的數值比IIH的數值要大很多，對于集成電路來說矛盾的主要方面在低電平扇出系數。所以，一般我們只需要考慮低電平扇出系數就可以了。