上一篇說到了軟件的安裝以及破解，還有附帶的網(wǎng)盤里的軟件安裝包都分享給大家了。這一篇咱們就來說一說FPGA工程的建立。

點(diǎn)擊桌面的quartus 的圖標(biāo)，打開軟件。

然后點(diǎn)擊軟件上面的菜單：點(diǎn)擊FIFE --New projiec，建立一個(gè)新的工程。

點(diǎn)擊下一步，會(huì)出現(xiàn)如下的窗口，問你你的工作路徑，和工程的名字，還有頂層的名字(注意:工程一定不要放在C盤,還有文件名為中文，這樣會(huì)編譯不過去，也可認(rèn)為是錯(cuò)誤的操作)。給你的工程起個(gè)名字后然后下一步。

繼續(xù)下一步(這個(gè)頁面表示你可以添加文件，在我們quartus 中文件都是 .v文件)

下一步后出現(xiàn)如下的頁面，這個(gè)頁面是選擇我們用的開發(fā)板的芯片型號(hào)，一般芯片的型號(hào)都在板子中FPGA芯片的正上方寫的，大家可以認(rèn)真的觀看后選擇，如果選擇錯(cuò)誤的芯片信息，會(huì)導(dǎo)致我們給端口分配引腳的時(shí)候分配不上去，下板當(dāng)然也下載不進(jìn)去。

選擇正確的芯片后下一步，這個(gè)頁面是我們可以選擇simulation(仿真)的信息，我們通過下拉選擇我們的仿真工具，還有語言，樓主用的是verilog，如下圖選擇。

點(diǎn)擊下一步后會(huì)出現(xiàn)一個(gè)頁面，這個(gè)頁面是告訴我們工程的信息，比如工程名,工程路徑,芯片等,建議一次選擇正確(我們也可以在簡(jiǎn)歷工程后來修改這些)

然后點(diǎn)擊Finish,這樣就成功的創(chuàng)建了工程。

我們建好工程后，就需要寫代碼等，點(diǎn)擊Fife，選擇New----VHDL File。

然后當(dāng)我們寫好代碼后，按如下圖的操作，編譯通過以后，進(jìn)行下一步，反之查看錯(cuò)誤的地方，找出錯(cuò)誤并改正。

編譯通過后，我們可以寫我們軟件的激勵(lì)，也叫測(cè)試，然后仿真我們的代碼是否正確，如下圖的操作。

如果仿真也沒有問題了，我們就可以給我們代碼的端口分配關(guān)鍵，如下圖。

然后全編譯，生成下載文件。

等編譯通過后，下載，如下圖。

????

連接我們FPGA板子和下載線，安裝好驅(qū)動(dòng)，然后選擇如下：

之后會(huì)出現(xiàn)下面的界面：

然后點(diǎn)擊開始，如果沒有.sof文件，大家可以點(diǎn)擊

然后從文件夾中添加sof文件，操作截圖如下：

然后出現(xiàn)你的工程目錄，點(diǎn)擊output_files文件，打開就有.sof文件，選擇就好了。

通過以上步驟，大家基本都掌握了軟件的一些簡(jiǎn)單的操作，在以后更新的文章中會(huì)分享一些小項(xiàng)目等，希望大家多多關(guān)注。

如果有什么問題，可以加FPGA交流群:282124839,歡迎大家共同交流學(xué)習(xí)。