色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA學習系列:7. 串并轉換

FPGA學習交流 ? 來源:互聯網 ? 作者:佚名 ? 2018-05-31 11:40 ? 次閱讀

設計背景:

Verilog語法中很多情況都用到了串并轉化的思想,旨在與提升運算和芯片運行的速度,串行轉并行已經成為設計中不可缺少的一種思維。

設計原理:

本次的設計主設計一個8位的串并轉化,意思就是當輸入8個數據的時候,我們把這8個串行數據轉化為8位的并行數據然后輸出出來。也就是需要一個8位的寄存器,來一個數據存到對應的位上,然后輸出出來就完成了本次設計。

設計架構圖:

image.png

設計代碼:

設計模塊

0modulestudy(clk,rst_n,data,data_out);//端口列表

1

2 inputclk,rst_n;//時鐘,復位輸入

3 inputdata;//輸入數據

4

5 outputreg[7:0]data_out;

6

7 reg[3:0]count;

8 reg[7:0]temp;

9

10 always@(posedgeclk)//時序邏輯

11 if(!rst_n)

12 begin

13 data_out <=0;

14 temp <=0;

15 count <=0;

16 end

17 elseif(count <8)//計數表示只接8個數據

18 begin

19 temp <={temp[6:0],data};//移位寄存器

20 count <=count +1'b1;

21 end

22 else

23 begin

24 data_out <=temp;//接到后輸出

25 end

26

27endmodule

測試模塊

0`timescale1ns/1ps//時標

1

2moduletb();

3

4 regclk,rst_n;

5 regdata;

6

7 wire[7:0]data_out;

8

9 study study_dut(//設計例化

10 .clk(clk),

11 .rst_n(rst_n),

12 .data(data),

13 .data_out(data_out)

14 );

15

16 initialbegin

17 clk =1;

18 rst_n =0;//復位

19 data =0;

20 #200rst_n =1;//不復位

21 data =1;//模擬數據輸入

22 #20data =0;

23 #20data =1;

24 #20data =0;

25

26 #20data =0;

27 #20data =1;

28 #20data =0;

29 #20data =1;

30

31 #200$stop;

32 end

33

34 always#10clk =~clk;//模擬晶振時鐘

35

36endmodule

仿真:

image.png

在測試中模擬數據輸入時1010 0101,然后輸出是一個并行數據,那么通過看仿真時序,清楚的看到輸出是8位的并行數據,本次設計正確.

同樣大家可以自己推理設計出并轉串的邏輯電路來。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21781

    瀏覽量

    604936
  • 串并轉換
    +關注

    關注

    0

    文章

    3

    瀏覽量

    7847
收藏 人收藏

    評論

    相關推薦

    如何使用其gearbox功能來實現不同的比率的并轉換功能

    在SelectIO簡介連載一中介紹了其架構,本章會繼續介紹如何使用其gearbox功能來實現不同的比率的并轉換功能。7 Series FPGA中LVDS使用了ISERDESE2,SD
    發表于 08-02 08:03 ?3427次閱讀
    如何使用其gearbox功能來實現不同的比率的<b class='flag-5'>串</b><b class='flag-5'>并轉換</b>功能

    LVDS并轉換與并轉換設計

    并轉換與并轉換是高速數據流處理的重要技巧之一。其實現方法多種多樣,根據數據的順序和數量的不同要求,可以選用移位寄存器、雙口RAM(Dual RAM)、SRAM、SDRAM或者FIF
    的頭像 發表于 11-05 11:11 ?2439次閱讀
    LVDS<b class='flag-5'>串</b><b class='flag-5'>并轉換</b>與并<b class='flag-5'>串</b><b class='flag-5'>轉換</b>設計

    FPGA設計思想與技巧之并轉換和流水線操作

    本帖最后由 jiuri1989 于 2012-2-10 11:42 編輯 本系列討論的四種常用FPGA/CPLD設計思想與技巧:乒乓操作、并轉換、流水線操作、數據接口同步化,
    發表于 02-10 11:40

    并轉換74hc164

    并轉換74hc164{:9:}
    發表于 10-12 14:20

    1to8并轉換

    設計要求: (內部提供50M時鐘)1.依據需求分析給出的要求,設計完成串口端(SCLK、DIO、CS)數據并轉換,并依據接收到的數據切換DIO信方向號。(當DIO接收到讀指令時,DIO為輸出,其余
    發表于 03-09 17:50

    FPGA并轉換實現問題

    各位大神是否能用400個以上I/O口的FPGA芯片,實現并轉換,一個串行RS232輸入,將輸入的50個字節的數據轉換控制 50個8位并行輸出。具體大概應該怎么做
    發表于 07-08 17:19

    IO擴展(并轉學習

    峰峰說學會IO擴展(并轉)還是蠻重要;接下來一起看下以下學習點哈~74HC165是8位并行輸入,串行
    發表于 12-06 06:54

    FPGA/并轉換的思想相關資料推薦

    (18)FPGA/并轉換的思想1.1 目錄1)目錄2)FPGA簡介3)Verilog HDL簡介4)FPGA
    發表于 02-23 07:38

    并轉換VHDL代碼

    通過多通道-并轉換器將多個同步串行數據流轉換為并行數據 xilinx提供 Synthesis  1. Launch synplify  2.
    發表于 05-20 11:30 ?515次下載

    84調制解調程序(包括并轉換,判決等等)

    84調制解調程序(包括并轉換,判決等等): fs=700000000;%樣頻率 f0=70000000;%載頻fd=5000000;n=400;a=[1 0 1 1 0 0 1 1 0 1 0 0 0 1 1 1 0 1 0 0];%//////////
    發表于 11-28 11:48 ?29次下載

    并轉換 通過多通道-并轉換器將多個同步串行數據流轉換為并

    并轉換 通過多通道-并轉換器將多個同步串行數據流轉換為并行數據(源代碼)   ** Filenames and Descri
    發表于 06-14 09:24 ?50次下載

    基于FPGA的多路高速串并轉換器設計

    高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了并轉換的速度。該研究以網
    發表于 09-22 08:29 ?81次下載

    基于CPLD的并轉換和高速USB通信設計

    本內容介紹了基于CPLD的并轉換和高速USB通信設計
    發表于 09-27 16:23 ?37次下載
    基于CPLD的<b class='flag-5'>串</b><b class='flag-5'>并轉換</b>和高速USB通信設計

    轉換并轉換

    轉換并轉換,有興趣的同學可以下載學習
    發表于 04-27 16:18 ?63次下載

    (18)FPGA/并轉換的思想

    (18)FPGA/并轉換的思想1.1 目錄1)目錄2)FPGA簡介3)Verilog HDL簡介4)FPGA
    發表于 12-29 19:40 ?2次下載
    (18)<b class='flag-5'>FPGA</b><b class='flag-5'>串</b>/<b class='flag-5'>并轉換</b>的思想
    主站蜘蛛池模板: 中文字幕在线播放| bbwvideoa欧美老妇| zoovideo人与驴mp4| 里番acg纲手的熟蜜姬训练场| 亚洲成色爱我久久| 国产成人免费a在线视频app| 日本一本在线播放| 草莓视频在线看免费高清观看 | 久久re视频这里精品09首页| 亚洲精品久久久久一区二区三| 国产精品成人啪精品视频免费观看 | 久久视频这里只精品6国产| 午夜无码国产理论在线| 丰满的寡妇hd高清在线观看| 让男人玩尿道的女人| xxxxx中国明星18| 日本理论片午午伦夜理片2021 | 美女露出撒尿的部位| 99久久亚洲| 日韩一区二区三区视频在线观看 | 久cao在线香蕉| 97伦理97伦理2018最新| 欧美日韩高清一区| ebc5恐怖5a26房间| 日本人xxxⅹ18hd19hd| 国产成人免费高清激情视频| 亚洲AV怡红院影院怡春院| 黑人特黄AA完整性大片 | 亚洲va精品中文字幕| 久久re视频这里精品青| 99精品观看| 少妇内射兰兰久久| 韩国伦理片2018在线播放免费观看 | 玩弄放荡人妻一区二区三区| 国产成人综合在线| 亚洲日本国产综合高清| 美女被爽cao免费漫画| 成人国产在线观看| 亚洲欧美日韩精品自拍| 免费国产久久啪在线| 国产成人无码一区AV在线观看|