色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA設計中的RAM的兩種實現方法

FPGA學習交流 ? 來源:互聯網 ? 作者:佚名 ? 2018-06-08 11:30 ? 次閱讀

大家好,又到了每日學習的時間了,今天我們來聊一聊在FPGA設計中RAM的兩種使用方法,RAM是用來在程序運行中存放隨機變量的數據空間,使用時可以利用QuartusII的LPM功能實現RAM的定制。

軟件環境:QuartusII 11.0

操作系統:win7



實現方法一、利用LPM_RAM:

1.首先準備好存儲器初始化文件,即.mif文件。

如何生成mif文件?如下:

mif文件就是存儲器初始化文件,即memory initialization file,用來配置RAM或ROM中的數據。生成QuartusII11.0可用的mif文件,有如下幾種方式:

方法A:利用Quartus自帶的mif編輯器

優點:對于小容量RAM可以快速方便的完成mif文件的編輯工作,不需要第三方軟件的編輯;

缺點:一旦數據量過大,一個一個的輸入會使人崩潰;

使用方法:在quartus中,【file】/【new】,選擇Memory Initialization file,彈出如下窗口:
104616knbcahxq7bb75155.png

Number of words:可尋址的存儲單元數,對于8bit地址線,此處選擇256;

words size:存儲單元寬度,8bit;

然后點擊“OK”.
104616uil479g99ikwtah4.png

* 在表格中輸入初始化數據;
* 右鍵單擊左側地址值,可以修改地址和數據的顯示格式;
* 表中任一數據的地址=列值+行值,如圖中藍色單元的地址=24+4=28;

對每個單元填寫初始值之后,將文件保存即可。


方法B:利用mif軟件來生成

無論使用什么編輯器,必須保證mif文件的格式如下:冒號左邊是地址,右邊是數據;分號結尾;

DEPTH = 256;

WIDTH = 8;

ADDRESS_RADIX = HEX;

DATA_RADIX = HEX;

CONTENT

BEGIN

0000 : 0000;

0001 : 0000;

0002 : 0000;

……(此處省略一千字*.*)

00FA : 00FF;

00FB : 00FF;

00FC : 00FF;

00FD : 00FF;

00FE : 00FF;

00FF : 00FF;

END;

這里推薦一款mif生成器:Mif_Maker2010.exe,可以百度下載;軟件使用方法見如下:
1.打開軟件,【文件】/【新建】;
2.設置全局參數
105041vzt5dwdgtth5a5d5.png

105042ywb8bmzwzgjvkkwo.png

3.生成波形:

以生成正弦波為例:【設定波形】/【正弦波】
105042hdup22nn2ztlxczc.png

4.修改波形:

【手繪波形】/【線條】,鼠標左鍵選擇兩個起點,鼠標右鍵結束,即可繪制任意波形。

繪制完畢后,再次選擇【手繪波形】/【取消手繪】,結束繪制狀態;
105042ub4x1s7b1gp714s5.png

5.保存文件。

方法C:使用高級語言

C語言或者matlab語言等來生成,C語言生成代碼如下:本代碼生成一個正弦波的數據波形,保存在TestMif.mif中。
#include
#include

#define PI 3.141592
#define DEPTH 128 /*數據深度,即存儲單元的個數*/
#define WIDTH 8 /*存儲單元的寬度*/

int main(void)
{
int i,temp;
float s;

FILE *fp;
fp = fopen("TestMif.mif","w"); /*文件名隨意,但擴展名必須為.mif*/
if(NULL==fp)
printf("Can not creat file! ");
else
{
printf("File created successfully! ");
/*
* 生成文件頭:注意不要忘了“;”
*/
fprintf(fp,"DEPTH = %d; ",DEPTH);
fprintf(fp,"WIDTH = %d; ",WIDTH);
fprintf(fp,"ADDRESS_RADIX = HEX; ");
fprintf(fp,"DATA_RADIX = HEX; ");
fprintf(fp,"CONTENT ");
fprintf(fp,"BEGIN ");

/*
* 以十六進制輸出地址和數據
*/
for(i=0;i {
/*周期為128個點的正弦波*/
s = sin(PI*i/64);
/*將-1~1之間的正弦波的值擴展到0-255之間*/
temp = (int)((s+1)*255/2);
/*以十六進制輸出地址和數據*/
fprintf(fp,"%x : %x; ",i,temp);
}//end for

fprintf(fp,"END; ");
fclose(fp);
}
}

驗證生成的數據是否正確:用記事本打開生成的mif文件,同時用Quartus打開mif文件,內容如下:
104617nkk3fuv35tuid539.png

能成功導入,且數據一致,說明生成正確。

前面的推薦的軟件的使用方法以及mif文件生成完畢后,開始接下來的設計。

本文預先生成了一個正弦波的數據文件,TEST1.mif,可以在QuartusII中打開,以便查看內容:【file】/【open】,在文件類型中選擇memory files,打開TEST1.mif,內容如下:
105914k6e1onzw6f6mf16w.png

2.生成LPM_RAM塊

1)在QuartusII中,【tools】/【megawizard plugin manager】,打開向導,選擇【memory compiler】文件夾下的RAM:這里選擇單口RAM,

即:RAM:1-PORT,命名為RAM1P:
105915mjce31zdqajszgjv.png


2)設置存儲深度為128,數據寬度為8bit、選擇嵌入式M4K RAM實現、使用單時鐘方案:
105915ka8eal92p2tcd24i.png


3)取消選擇“數據輸出鎖存”,不需要時鐘使能端:
105916avw040egpe25496a.png

4)使用mif初始化該RAM塊、允許“在系統(In System)存儲器讀寫”,并將此RAM的ID設置為RAM1:

* 載入前面生成的存儲器初始化文件:TEST1.mif;
* ID主要用于多RAM系統時,對不同RAM的識別,此處命名為RAM1;
* 關于“在系統存儲器讀寫”的含義,后續會補一片文章,專門介紹該工具的使用;
105916uvttikori4sity54.png


經過以上設置,即可生成一個名字為RAM1P.v的文件,以后就可以對其進行例化和使用。

3.對RAM1P.v進行例化,就可以使用,例化方法如下:
module TEST(
input [6:0] address,
input clock,
input [7:0] data,
input wren,
output [7:0] q
);

RAM1P RAM1P_inst (
.address ( address ),
.clock ( clock ),
.data ( data ),
.wren ( wren ),
.q ( q )
);

endmodule

推薦使用verilog文本的方式進行例化,十分不贊成用原理圖的方式來例化各個模塊。

生成的RTL圖:
105917va0ag00tmjtzjia8.png


4.對該RAM塊進行仿真,以便了解端口的特性:
105917u5kpkt5rp8k50tkd.png


* 由于使用的時鐘方案為單時鐘(single clock),因此無論wren=0還是1,Q都輸出address指定的地址中的數據;可以從verilog描述中看出這是利用assign語句實現的(verilog代碼見下文)。

* 當wren=1時,將數據輸入端data的數據寫入到address指定的存儲單元內。

輸出的數據依次為0x80,0x86,0x8c,0x92……,對比前文所顯示的mif文件內容,可以驗證mif文件已經成功導入;

而接下來輸出的數據0x0c、0x0d、0x0c、0x0c,是在wren=1期間,由數據輸入端data寫入到地址04、05、06、07中的數據;

接下來繼續輸出0xb0、0xb6……,則仍然為mif中對應地址的初始化數據。

說明:在編譯過程中,如果使用cycloneII器件,可能會出現錯誤“Error: M4K memory block WYSIWYG primitive……”,解決辦法為:

【ASSIGNMENTS 】/【 SETTING】,找到如下位置,在name中輸入“CYCLONEII_SAFE_WRITE”,在DEFAULT SETTING中輸入“VERIFIED_SAFE”;

然后點擊add按鈕:
105917yfucu068nf8o865u.png





方法二、使用verilog純文本的描述方式:

生成同樣功能的RAM塊,代碼如下:
module RAM1P(
input [6:0] address,
input clock,
input [7:0] data,
input wren,
output [7:0] q
);

(* ram_init_file = "TEST1.mif " *) reg [7:0] mem[127:0];

always@(posedge clock)
if(wren) mem[address] <= data; ?/*在時鐘的上升沿寫入數據*/

assign q = mem[address];
endmodule

注意此時mif文件載入RAM的方法,是利用文本描述的方式實現的,此種方式有一個缺點,就是不能在modelsim中進行仿真:

(* ram_init_file = "TEST1.mif " *) reg [7:0] mem[127:0];

對比兩種方法的優缺點:
105918mfb8iqvqrpi4em7p.png


經過QuartusII的編譯報告可以看出,方法二比方法一相比,占用了很多的LE,同時還使用了1024個register,故方法二是十分不經濟的,這里給出只是提供一個參考,便于理解LPM_RAM的工作方式,平時應用時,建議使用方法一來構建RAM。

今天就聊到這里,各位, 加油。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21754

    瀏覽量

    604235
收藏 人收藏

    評論

    相關推薦

    淺談集成FPGA兩種方式:eFPGA(SoC)&amp; cFPGA(SiP)

    目前流行的兩種集成方案分別是embedded FPGA(以下簡稱eFPGA集成方案)以及FPGA Chiplets(以下簡稱cFPGA集成方
    的頭像 發表于 08-16 09:53 ?7216次閱讀
    淺談集成<b class='flag-5'>FPGA</b>的<b class='flag-5'>兩種</b>方式:e<b class='flag-5'>FPGA</b>(SoC)&amp; c<b class='flag-5'>FPGA</b>(SiP)

    兩種電路電容容值計算的方法

    電路的電容應該取多大?介紹兩種電路電容容值計算的方法
    的頭像 發表于 08-10 15:42 ?9945次閱讀
    <b class='flag-5'>兩種</b>電路<b class='flag-5'>中</b>電容容值計算的<b class='flag-5'>方法</b>

    兩種LED驅動模式的功能及使用方法

    穎MCU普通LED模塊(非恒流)提供了兩種LED驅動模式:亮滅模式、調光模式。兩種模式的功能及使用方法簡介如下。
    發表于 08-26 11:18 ?3610次閱讀

    兩種使用C#實現ADSL自動撥號的方法

    在網絡編程,有時候會需要重新撥號建立網絡連接(如Ad點擊軟件通過重新撥號形成有效點擊) ,下面介紹兩種程序撥號的方法.
    發表于 07-12 06:33

    求大神分享基于FPGA的DDFS與DDWS的兩種實現方式

    DDS的基本原理是什么,有什么性能指標?基于FPGA的DDFS與DDWS兩種實現方式
    發表于 04-30 06:13

    FPGA設計RAM兩種實現方法對比

    發表于 11-01 16:36

    基于LabVIEW的Modbus協議兩種校驗碼的實現方法

    基于LabVIEW的Modbus協議兩種校驗碼的實現方法 介紹基于LabVIEW的Modbus協議兩種校驗碼的實現
    發表于 10-13 00:08 ?4422次閱讀
    基于LabVIEW的Modbus協議<b class='flag-5'>兩種</b>校驗碼的<b class='flag-5'>實現</b><b class='flag-5'>方法</b>

    采用FPGA與IP來實現DDR RAM控制和驗證的方法

    DDR SDRAM的接口特性:其輸入輸出引腳與SSTL-Ⅱ電氣特性兼容,內部提供了DDR觸發器、鎖相環等硬件資源。使用這些特性,可以比較容易地設計性能可靠的高速DDR RAM控制器。本文介紹一采用FPGA與IP來
    發表于 11-24 16:00 ?3997次閱讀
    采用<b class='flag-5'>FPGA</b>與IP來<b class='flag-5'>實現</b>DDR <b class='flag-5'>RAM</b>控制和驗證的<b class='flag-5'>方法</b>

    FPGA視頻教程之Verilog兩種不同的賦值語句的資料說明

    本文檔的主要內容詳細介紹的是FPGA視頻教程之Verilog兩種不同的賦值語句的資料說明免費下載。
    發表于 03-27 10:55 ?6次下載
    <b class='flag-5'>FPGA</b>視頻教程之Verilog<b class='flag-5'>中</b><b class='flag-5'>兩種</b>不同的賦值語句的資料說明

    基于ADI的UHF RFID讀卡器射頻前端的兩種實現方法解析

    本文介紹基于ADI公司的信號鏈的UHF RFID讀卡器射頻前端的兩種實現方法
    發表于 10-25 16:00 ?3263次閱讀
    基于ADI的UHF RFID讀卡器射頻前端的<b class='flag-5'>兩種</b><b class='flag-5'>實現</b><b class='flag-5'>方法</b>解析

    Multibool的兩種實現方法詳細資料介紹

    介紹了Multibool的兩種實現方法。通過Xilinx Spartan-6 FPGA的Multiboot特性,允許用戶一次將多個配置文件下載入Flash
    發表于 01-10 08:00 ?2次下載

    使用FPGA調用RAM資源的詳細說明

    FPGA可以調用分布式RAM和塊RAM兩種RAM,當我們編寫verilog代碼的時候如果合理的編寫就可以使我們想要的
    發表于 12-30 16:27 ?9次下載

    在MATLAB/simulink建模時的兩種不同實現方式

    導讀:本期文章主要介紹在MATLAB/simulink建模時的兩種不同實現方式,一是直接用現成的文件庫的模塊進行搭建,一
    的頭像 發表于 09-15 10:07 ?1914次閱讀

    MATLAB/simulink兩種實現建模方式的優勢

    導讀:本期文章主要介紹在MATLAB/simulink建模時的兩種不同實現方式,一是直接用現成的文件庫的模塊進行搭建,一
    的頭像 發表于 09-15 10:10 ?5116次閱讀

    FPGA和DSP兩種處理器之間實現SRIO協議的方法

    摘要: 現代 信號 處理系統通常需要在不同處理器之間實現高速數據 通信 ,SRIO協議由于高效率、低延時的特性被廣泛使用。本文研究了在 FPGA 和 DSP 兩種處理器之間實現SRIO
    的頭像 發表于 03-20 15:00 ?2174次閱讀
    主站蜘蛛池模板: 狠狠国产欧美在线视频| 色播播影院| 国产精品成人啪精品视频免费观看 | 高h 大尺度纯肉 np快穿| 亚洲欧美国产双大乳头| 天天狠狠色噜噜| 老阿姨儿子一二三区| 国产精品AV无码免费播放| 大桥未久电影在线观看| 成人无码精品1区2区3区免费看| 一边啪啪的一边呻吟声口述 | 97在线免费观看视频| 中文无码熟妇人妻AV在线| 小sao货ji巴cao死你视频| 欧美一道本一区二区三区| 久久AV喷吹AV高潮欧美| 教室眠催白丝美女校花| 黄色小说在线| 久久精品一区| 美女张开腿让男生桶动态图| 男女又黄又刺激B片免费网站 | 牛和人交videos欧美| 嫩交18xxxx| 日韩精品久久久久影院| 免费99精品国产人妻自在线| 伦理片在线线手机版韩国免费观看| 久久中文字幕人妻AV熟女| 国产午夜亚洲精品一区| 国产亚洲精品久久久闺蜜| 国精产品一区二区三区四区糖心| 国产在线精彩亚洲久久| 国产精品久久久久久久久99热| 国产成人 免费观看| 波多野结衣 无码片| AV72啪啪网站| 单亲妈妈3韩国电影免费观看| 高清一区二区亚洲欧美日韩| 国产免费不卡| 久久精品电影院| 久久成人免费观看草草影院| 看80后操|