本文將探討如何提高系統級設計（System-level design）的工作效率。

當下，許多模擬、射頻和混合信號設計都需要在不同的襯底技術中集成多個IC以實現所需的性能目標。

鑒于當今芯片、封裝和電路板的復雜性，不僅硅，包括其他非硅材料都需要被用在設計中以達到最優的系統性能。異構器件的集成使得設計人員能夠實現用單片IC(SoC)設計方法無法輕易復制的設計結果。然而，異構集成也為設計人員帶來了全新的挑戰。

今天，在“系統級”（IC-封裝-PCB）進行設計，會涉及到大量關于下游封裝/PCB對芯片性能和可靠性影響的經驗猜測。 傳統上，模擬/射頻IC設計人員只需仿真IC而無需考慮封裝和PCB的影響。 然而通常來講，封裝包含一個或多個IC和互連元件，有時也可能包含IC工作所需的分立元件；同樣地，PCB也包含多個封裝、互連和分立元件。 因而，將整個系統統一起來進行仿真，對捕捉高頻性能是非常重要的。由于IC設計和封裝設計人員使用不同的原理圖輸入工具，IC設計人員不得不重新捕獲封裝系統原理圖并放置于IC原理圖的測試平臺上，才能夠對聯合系統進行仿真。

為了在早期設計階段和流片之前識別并消除潛在誤差，建立一個緊密的設計和仿真環境從而幫助IC設計人員在整個PCB、封裝系統和寄生效應的情景下實現IC的自動仿真是十分必要的 。我們已有一個相似的設計環境可以對數字IC的I/O與I/O互連進行仿真，現在，Virtuoso System Design Platform又使在包含寄生參數的完整PCB/封裝電路中對模擬/射頻IC進行仿真成為了可能，最大限度地減少了設計迭代次數。

圖1：Virtuoso系統設計平臺

此流程提供了通過單個原理圖編輯器，驅動IC和封裝layout的能力。 通過使用同一原理圖編輯器（Virtuoso Schematic Editor），IC設計人員可以在一個通用的環境中更好地進行系統級設計，包括預布線系統仿真（IC和封裝一起），繼而驅動各自領域的布線。該流程還通過生成Cadence SiP Layout中使用的芯片引腳使大部分封裝級庫的開發流程自動化。

芯片與封裝之間的協同設計

高階用戶可以在芯片與封裝之間協同設計，以實現更好的封裝級布線和/或引線鍵合。該流程可以讓設計人員在封裝布局布線之前將封裝的原理圖放入Virtuoso Schematic Editor中進行設計。 進一步則可以從Virtuoso Layout套件中導出芯片引腳和符號，并利用它們進行封裝原理圖構建。 數據的雙向流動可將原理圖中所做的編輯動態地傳遞到SiP Layout，反之亦然。 設計人員還可以生成物料清單，以直觀的方式可視化設計差異，并使用此流程查看layout報告。

圖2：RS Pro Evikey

一旦封裝或PCB被該流程設計完畢，基于分析的該流程將會被帶入完整的仿真環境中，不需要對PCB或封裝以及電磁仿真領域有專業認知也可以輕松完成。 這種方法將會顯著提高生產力。此分析流程允許IC設計人員將PCB和封裝layout及其相應的寄生模型（以S參數或SPICE表示）導入IC設計環境，進而對PCB或封裝連接進行讀取，并創建一個包含寄生模型的原理圖。該原理圖可以隨時在PCB或封裝系統的環境中進行仿真。

該設計平臺有助于在包含封裝/PCB互聯和外部元件的條件下對IC進行集成和仿真。 由于IC、封裝和PCB通常由不同的團隊在不同地理位置使用不同的設計工具進行設計，并且在設計周期的不同階段都各自獨立，因此該設計平臺尤為重要。該平臺將封裝和PCB級layout寄生效應共同納入通用原理圖中，實現了整個系統的跨區域仿真。這有助于在流片前確定關鍵的性能偏差。

然后，所需修改信息可以直接被傳遞給封裝/ PCB團隊。 這里有一個重要功能，即是可以智能地將寄生模型融合到仿真原理圖中。如果模型中還包含分立器件，那么它們則會在創建仿真電路圖時被自動濾除掉，從而不會在仿真中被重復計算。 自動濾除需要重新調整接口，以確保正確融合并去除所有SMD以避免冗余。

擁有這樣一個強大的集成平臺可以為設計人員帶來以下三大優勢：

通過使用通用的原理圖編輯器，設計人員現在可以為封裝的layout設計原理圖。Virtuoso Schematic Editor是可以驅動IC和封裝設計的統一的原理圖編輯器。

設計人員可以創建封裝或PCB帶寄生效應的原理圖，并利用Virtuoso Analog Design Environment進行仿真，其中包含的多重技術仿真是實現完整的系統仿真的重要機制。

設計人員可以同時通過協同設計芯片簡要流程來設計IC和封裝layout，最大限度地減少設計迭代次數并減少后期的布局規劃和設計可行性問題。

簡而言之，Virtuoso System Design Platform是一個全面的、基于系統的解決方案，實現由單一原理圖驅動的IC和封裝的仿真以及LVS檢查。

該設計平臺在2017年榮獲Electronic Products網站評選的年度電子產品大獎。