2018年6月4日，國內ADAS公司Maxieye智駕科技對外宣布，公司已推出第二代前裝量產前視產品IFVS-400，該產品基于低成本的ASIC芯片進行開發，采用深度學習算法，支持L2/ L3級的自動駕駛方案。

ADAS公司使用ASIC芯片，在業內并不多見，目前大部分初創的公司，在一些量產項目中，使用的大都是FPGA的方案，這主要是出于靈活、成本、車規等因素。

之所以選擇ASIC的方式，MaxieyeCEO周圣硯表示：ASIC先期開發周期較長，但FPGA或GPU+FPGA異構只是整個市場在2017年之前的“權宜之計”。到了2018年，FPGA的成本和計算優勢相對減弱， ASIC的成本大約是其20%-30%左右。

隨著高通、TI、瑞薩、NXP等汽車電子巨頭均在2014年前后著手研發基于深度學習的處理器單元，他們普遍選擇ASIC路線。未來隨著ASIC的產銷量上升，價格、成本的優勢會凸顯出來。

ASIC的長與短

ASIC（Application Specific Integrated Circuit）為專用集成電路，是泛指面向特定功能的芯片，比如專用的音頻、視頻處理器，具有體積小、功耗低、高可靠性、保密性強、計算性能高、計算效率高等優勢。

在汽車行業，ASIC的傳統應用領域是三電控制、制動、加速、轉向控制，ABS、TSC、 ESP，以及各傳感器、傳感器接口等，主要的供應商由NXP（Freescale）、瑞薩、TI、ST等傳統巨頭提供。

ASIC更多的是面向特定用途或用戶的特定要求的全定制、半定制集成電路，研制成本比較高，從設計到流片的時間流程比較長（一般在半年以上）。

但是對于使用芯片的最終客戶來說，具有設計開發周期短、設計制造成本低、開發工具先進、標準產品無需測試、質量穩定以及可實時在線檢驗等優點。

設計并生產一顆ASIC的流程，大致為系統設計，詳細設計，RTL級編碼，RTL級仿真，利用綜合工具生成網表和SDF文件進行前仿真，布局布線，后仿真，樣片生產，協同軟硬件調試。

FPGA與之不同的是，在進行完綜合和編譯，生成網表后，如果沒有問題即可在FPGA母片上進行燒錄測試，進行系統級驗證。

相比較而言，FPGA實現比用ASIC實現可以節省一次后仿真和樣片的生產2個步驟，根據不同的設計和工藝廠家這2個步驟通常需要6周或更長時間，如果需要量產那么如果使用ASIC那么第一批量產芯片還需要5周或更長時間。

但如果樣片出錯就至少還需要6周或更長時間，所以從產品的時間成本上來看FPGA具有比較大的優勢，它大量用于生產至少可以比ASIC快3個月的時間。

當然這一點的不同，也會造成另外一個問題：如ASIC一旦出錯，改動成本較高，需要推倒重來，這無論從成本還是在時間上，都需要耗費更多。

而FPGA則在沒有較大的改動下，只需要通過重新燒錄升級即可，在新產品推出的過程中，比ASIC擁有更多的靈活性。也因此，ASIC一般都是用于市場上已經成熟穩定的技術。

門陣列和標準單元

ASIC芯片主要由半導體廠家采用半定制的方法制造，常用的有門陣列（Gate Array）和標準單元（Standard Cell）兩種類型。門陣列和標準單元的內部結構不同，使用的制造技術也不一樣，因而他們的成本，生產時間，效率也不一樣。

門陣列是一種用掩膜版編程的集成電路設計技術，包括COMS門陣列，射極耦合邏輯（ECL）門陣列，BiCMOS門陣列，數字和模擬兼容門陣列。半導體廠家預先在芯片上制備邏輯門或元件的規則陣列，一直加工到互連線光刻之前一道工序，這樣的半成品芯片被稱為門陣列母片。

然后，廠家根據客戶的要求，設計互連線版圖并進行制版及光刻加工，芯片就成為一個滿足用戶要求的專用集成電路。

門陣列母片可以大量生產，只需改變互連線版圖，即可適應多品種的要求。通常編程的工藝層只限于最后的互連線（單層或多層布線層）。門陣列設計技術的優點是周期短，成本低，成功率高，可靠性好；但也存在著設計不夠靈活，門的利用率低，功耗較大等缺點。

標準單元是目前使用較多的一種半定制芯片。半導體廠家預先設計好具有一定邏輯功能的單元電路（如觸發器，加法器，計數器和RAM等），并且這些單元電路的布局布線工作已經完成，經過嚴格的測試，能保證邏輯功能和良好的時序功能，然后以標準單元庫的形式提供給設計者。

ASIC設計者能把這些已經具有一定功能的單元連接到一起實現所需要的功能，盡可能以最優化的方式布局布線到晶片上。

與門陣列不同的是，盡管這些標準邏輯單元已經預先設計好，但并不預先放到晶片中（因為廠家事先不知道設計者的設計情況，沒有一種通用的方式決定各種邏輯單元使用的數量和具體的擺放位置）。因而標準單元設計沒有母片的概念。每塊晶片都是根據設計者的需求臨時制作的，晶片內部最基本的晶體管都是現場刻制的。

所以，標準邏輯單元的生產周期較門陣列較長。由于標準單元的每一層掩膜都是根據不同用戶的需求定制的，用戶不能共享開發成本，因而標準單元專用集成電路的試制費比門陣列專用集成電路要高。

標準單元結構的優點是晶片體積小，可以支持很復雜的設計，批量生產單片成本低，用戶定制性好。對于門陣列來說，母片是事先生產好的，晶片尺寸已經固定下來，片內的資源均勻分布在片內，許多資源可能得不到充分利用。

但是，對于標準單元來說，只有需要的標準單元才會被放置到晶片中，所以晶片的尺寸越小，每塊晶圓能夠切割的晶片數量就越多，單片的成本越低。這是在大批量生產時標準單元結構專用集成電路的優勢。

ASIC還站在前哨

2017年底，蔚來汽車在發布的第一款自動駕駛量產車型ES8上，選擇了Mobileye EyeQ4芯片，其最高運算速率為2.5萬億次/秒，功耗為3W，該芯片屬于ASIC芯片。

EyeQ4使用了一組工作在1GHZ的工業級四核MIPS處理器，以支持多線程技術對數據的控制和管理；多個專用的向量微碼處理器（VMP），用來應對ADAS相關的圖像處理任務；一顆軍工級MIPS Warrior CPU位于次級傳輸管理中心，用于處理片內片外的通用數據。

同年，馬斯克在一個場合透露了“特斯拉正在造自己的芯片”的消息，馬斯克明確稱”吉姆正在開發專門的AI硬件。而這個“專門的AI硬件”指的很可能就是ASIC芯片。

地平線也在2017年年底推出了ASIC人工智能專用芯片，其中針對中自動駕駛專用芯片征程1.0，由晶圓代工伙伴臺積電先進工藝制程生產。NPU（Neural Processing Unit）能效可以提升2-3個數量級（100-1000倍左右），具有高性能、低功耗、低成本等特點。

國內外廠商在零星的推出自動駕駛的ASIC芯片，而傳統的汽車芯片廠商，卻并沒有急于宣布進入這個藍海。

在芯片行業內工作多年的人士告訴《高工智能汽車》，ASIC的優勢，主要在于應用于成熟穩定的技術，不需要不斷升級更新，同時在使用使用量上要有保證，才會體現出成本、可靠性的優勢。

在目前技術條件下，用于自動駕駛的算法、控制類ASIC芯片還尚處早期，這主要是源于自動駕駛的算法在一直更新，演進，尚未定型。

而未來自動駕駛的應用中，更強調的是集成性，各個固定的自動駕駛算法可能會以IP核的形式嵌入到中央處理系統中。

FPGA的力挺者

為了重申其于汽車產業的長期投入，以及看好FPGA將在自動駕駛領域發揮重要作用，全球最大的FPGA供應商之一賽靈思(Xilinx)近年來不斷加大市場的培育力度。

盡管在此之前，FPGA更多用于車載信息娛樂系統，但賽靈思堅定認為，FPGA最適合用于處理越來越復雜的ADAS和自動駕駛。

而在在ADAS領域，賽靈思的FPGA也到了不少初創公司的采用，并用于處理來自各種車身傳感器(包括攝像頭、毫米波雷達等)的數據。FPGA可利用其DSP與平行架構，提供極其適合神經網路加速的運算能力。

賽靈思曾經對外宣稱自己在車用視覺處理市場占有率排名第二，僅次于Mobileye，盡管雙方的市場份額存在著巨大差距。不過，賽靈思表示，目前公司與Bosch、Magna和Continental等多家汽車一級零部件供應商都有合作。

在中國市場，賽靈思也在開拓ADAS初創公司的市場。

近日，AI初創公司深鑒科技宣布已經完成面向自動駕駛/高級輔助駕駛領域的技術整合及商業布局，實現了方案落地及訂單轉化，其推出的正是基于賽靈思FPGA的車載深度學習處理器平臺DPhiAutoTM。

而在今年初的CES展上，另一家ADAS初創公司MINIEYE發布了基于賽靈思FPGA的前裝產品X1，目前已經進入多家車廠、Tier1的供應商體系，今年將于量產車型上搭載。

MINIEYE表示，選用FPGA芯片是因為其具有高計算性能，更適合深度學習；同時也是車規級已量產的芯片，研發更加成熟，成本具有競爭力，功耗也能大幅降低。

同時，為了彌補單一FPGA的限制，除了此前推出的集成ARM處理器的車規級級Zynq UltraScale+ MPSoC系列，賽靈思還在近期推出了繼FPGA之后另外一種全新的產品類型：ACAP（Adaptive Compute Acceleration Platform，自適應計算加速平臺）。

賽靈思表示，它將遠遠突破FPGA的極限，并將能夠與 CPU、GPU 以及FPGA相并列。ACAP 的核心是新一代 FPGA 架構，它結合分布式存儲器和硬件可編程的 DSP 模塊、一個多核 SoC 以及一個或多個軟件可編程而又具備硬件靈活性的計算引擎，并通過片上網絡（NoC）實現互連。

當然，現在要對FPGA和ASIC作出什么結論還為時過早，對于各大芯片公司來說，這是一場圍繞成本、功耗和性能的硬仗。