色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA學習系列:22. 數字時鐘的設計

FPGA學習交流 ? 2018-08-07 13:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

設計背景:

數字時鐘的設計,在我們的好多設計中都有過這樣那樣的設計,這基本屬于一個比較精簡的一個小項目,可以練習我們學到的好多知識點。

設計原理:

本次的設計主要還是為了結合我們所學到的知識,因為我們學到的知識要經常的用,并不是我們不用,一直在用我們就可以加深我們的想法和思路,這也是一種良好的學習態度。

我設計的數字鐘是這樣的一種架構,我又3個按鍵,上電后,我們需要先配置我們的時分秒,我的設計是一個按鍵來控制我們的時,一個按鍵來控制我們的分,秒我沒有控制,因為我比較懶,大家可以自己取設計控制一下我們的設計,那么然后是這樣的,第三個按鍵來控制我們時鐘的運行,也就是說當我們用2個那件配置好了我們的時鐘的時候,按下這個開始按鍵,我們的時鐘就開始工作了。

那么我們就在來討論一下我們的按鍵模塊,我們的按鍵模塊是這樣的,因為按鍵有抖動,我加入按鍵消抖,和邊沿檢測電路,這樣我們就實現了按鍵的消抖,用到的也就是我們前面設計的知識。

設計架構圖:

image.png


寫好一個模塊,我們可以任意例化幾次都是可以的,目前還不用考慮別的,三個按鍵就例化了三次我們的按鍵消抖和邊沿檢測。

設計代碼:

設計模塊

0moduletime_seg(clk,rst_n,sel,seg7,key_fen,key_shi,go);

1

2 inputclk;

3 inputrst_n;

4

5 inputkey_fen; //控制分的按鍵

6 inputkey_shi; //控制時的按鍵

7 inputgo; //控制時鐘運行的按鍵

8 output[2:0]sel;

9 output[7:0]seg7;

10

11 wire[23:0]data_in;

12

13

14seg seg_dut( //例化我們的數碼管模塊

15 .clk(clk),

16 .rst_n(rst_n),

17 .sel(sel),

18 .seg7(seg7),

19 .data_in(data_in)

20 );

21 wiref_fen,f_shi,f_go;

22contol countol_dut( //例化我們的控制模塊

23 .clk(clk),

24 .rst_n(rst_n),

25 .data(data_in),

26 .key_fen1(f_fen),

27 .key_shi1(f_shi),

28 .go1(f_go)

29 );

30 wirefen_x,shi_x,go_x;

31key_xiaodou shi3( //例化3次消抖

32 .clk(clk),

33 .rst_n(rst_n),

34 .key(key_shi),

35 .key_x(shi_x)

36 );

37key_xiaodou fen3(

38 .clk(clk),

39 .rst_n(rst_n),

40 .key(key_fen),

41 .key_x(fen_x)

42 );

43

44key_xiaodou go3(

45 .clk(clk),

46 .rst_n(rst_n),

47 .key(go),

48 .key_x(go_x)

49 );

50

51edge_jiance shi2( //例化3次邊沿檢測電路

52 .clk(clk),

53 .rst_n(rst_n),

54 .signle(shi_x),

55 .nege_dge(f_shi),

56 .pose_dge()

57 );

58edge_jiance fen2(

59 .clk(clk),

60 .rst_n(rst_n),

61 .signle(fen_x),

62 .nege_dge(f_fen),

63 .pose_dge()

64 );

65edge_jiance go2(

66 .clk(clk),

67 .rst_n(rst_n),

68 .signle(go_x),

69 .nege_dge(f_go),

70 .pose_dge()

71 );

72

73endmodule

控制模塊:

0modulecontol(clk,rst_n,data,key_fen1,key_shi1,go1);

1

2 inputclk;

3 inputrst_n;

4 inputkey_fen1; //輸入端口

5 inputkey_shi1;

6 inputgo1;

7

8 outputreg[23:0]data; //輸出的端口

9

10

11 reg[26:0]count;

12

13 always@(posedgeclk ornegedgerst_n) //1秒的計數器

14 if(!rst_n)

15 begin

16 count <=26'd0;

17 end

18 else

19 begin

20 if(count ==50_000_000)

21 count <=26'd0;

22 else

23 begin

24 count <=count +1'd1;

25 end

26 end

27

28 wireflag;

29

30 assignflag =(count ==50_000_000)?1'b1:1'b0; //計數到了1S給一個高脈沖

31

32 reg[1:0]state;

33 always@(posedgeclk ornegedgerst_n)

34 if(!rst_n)

35 begin

36 data <=0;

37 state <=0;

38 end

39 else

40 case(state)

41 0:begin

42 if(key_fen1) //調節分

43 begin

44 data[11:8]<=data[11:8]+1;

45 if(data[11:8]==9)

46 begin

47 data[11:8]<=4'd0;

48 data[15:12]<=data[15:12]+1'b1;

49 if(data[15:12]==5)

50 data[15:12]<=0;

51 end

52 end

53 elseif(key_shi1) //調節時

54 begin

55 data[19:16]<=data[19:16]+1;

56 if(data[19:16]==9&&data[23:20]!=1)

57 begin

58 data[19:16]<=4'd0;

59 data[23:20]<=data[23:20]+1'b1;

60 if(data[23:20]==1)

61 data[23:20]<=0;

62 end

63 elseif(data[19:16]==2&&data[23:20]==1)

64 begin

65 data[19:16]<=0;

66 data[23:20]<=0;

67 end

68 end

69 elseif(go1) //讓我們的時鐘啟動

70 begin

71 state <=1;

72 end

73 else

74 state <=0;

75 end

//一層一層的嵌套設計,讓我們的秒一個一個的來驅動

76 1:begin

77 if(flag )

78 begin

79 data[3:0]<=data[3:0]+1;

80 if(data[3:0]==9) //秒的個位

81 begin

82 data[3:0]<=4'd0;

83 data[7:4]<=data[7:4]+1'b1;

84 if(data[7:4]==5) //秒的時位

85 begin

86 data[7:4]<=4'd0;

87 data[11:8]<=data[11:8]+1'b1;

88 if(data[11:8]==9) //分的個位

89 begin

90 data[11:8]<=4'd0;

91 data[15:12]<=data[15:12]+1'b1;

92 if(data[15:12]==5) //分的十位

93 begin

94 data[15:12]<=4'd0;

95 data[19:16]<=data[19:16]+1'b1;

96 if(data[19:16]==9&&data[23:20]!=1)//時的計算

97 begin

98 data[23:20]<=4'd0;

99 data[23:20]<=data[23:19]+1'b1;

100 if(data[23:20]==1)

101 data[23:20]<=4'd0;

102 end

103 elseif(data[19:16]==2&&data[23:20]==1)//如果到12小時制

104 begin

105 data[19:16]<=0;

106 data[23:20]<=0;

107 end

108 end

109 end

110 end

111 end

112 end

113 end

114

115 default:;

116 endcase

117

118

19 endmodule

這邊我就不給大家仿真了,后續我會給大家發一個完整的工程,建議大家可以自己例化我的設計。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1646

    文章

    22059

    瀏覽量

    619164
收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Analog Devices Inc. AD9546雙通道DPLL 數字化時鐘同步器數據手冊

    )對準的靈活、可擴展的時鐘傳輸系統。AD9546非常適合用于設計網絡設備,其必須符合ITU-T G.8273.2 D類IEEE ^?^ 邊界時鐘的同步要求。此外,數字化時鐘還適合用于需要準確地將頻率和相位傳輸到多個用例端點的應用
    的頭像 發表于 07-01 09:53 ?188次閱讀
    Analog Devices Inc. AD9546雙通道DPLL <b class='flag-5'>數字化時鐘</b>同步器數據手冊

    高性能緊湊型 RFSoC FPGA 開發平臺 AXW22,重塑射頻開發體驗

    如果您正在煩惱如何在 有限的物理空間和預算內,依然實現卓越的射頻帶寬與處理能力 ,ALINX 基于 AMD RFSoC FPGA 開發板 AXW22 正是為您準備的。 ? (AMD Zynq
    的頭像 發表于 06-24 10:24 ?243次閱讀
    高性能緊湊型 RFSoC <b class='flag-5'>FPGA</b> 開發平臺 AXW<b class='flag-5'>22</b>,重塑射頻開發體驗

    Xilinx Ultrascale系列FPGA時鐘資源與架構解析

    Ultrascale是賽靈思開發的支持包含步進功能的增強型FPGA架構,相比7系列的28nm工藝,Ultrascale采用20nm的工藝,主要有2個系列:Kintex和Virtex
    的頭像 發表于 04-24 11:29 ?1081次閱讀
    Xilinx Ultrascale<b class='flag-5'>系列</b><b class='flag-5'>FPGA</b>的<b class='flag-5'>時鐘</b>資源與架構解析

    FPGA新品】正點原子L22開發板來了!采用紫光的Logos系列FPGA,適合工業控制、圖像處理、高速通信等領域!

    FPGA新品】正點原子L22開發板來了!采用紫光的Logos系列FPGA,適合工業控制、圖像處理、高速通信等領域! ATK-L22開發板采
    發表于 04-21 17:28

    進群免費領FPGA學習資料!數字信號處理、傅里葉變換與FPGA開發等

    進群免費領FPGA學習資料啦!小編整理了數字信號處理、傅里葉變換與FPGA開發等FPGA必看資料,需要的小伙伴可以加小助手(微信:elecf
    發表于 04-07 16:41

    基于FPGA數字時鐘設計

    本次的設計的數字鐘思路描述如下,使用3個key按鍵,上電后,需要先配置數字時鐘的時分秒,設計一個按鍵來控制數字時鐘的時,第二個按鍵來控制
    的頭像 發表于 01-21 10:29 ?842次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>數字</b><b class='flag-5'>時鐘</b>設計

    如果用FPGA采集AD1672,如何保障FPGA時鐘同1672時鐘一致?

    第一次用這種AD芯片,買了個開發板,發現,開發板母板上沒有晶振。請教幾個問題。 1。母板上用的時鐘是SCLK作為源時鐘嗎? 2、如果用FPGA采集AD1672,如何保障FPGA
    發表于 12-24 06:17

    時序約束一主時鐘與生成時鐘

    一、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘,通過時鐘輸入端口或高速收發器GT的輸出引腳進入
    的頭像 發表于 11-29 11:03 ?1445次閱讀
    時序約束一主<b class='flag-5'>時鐘</b>與生成<b class='flag-5'>時鐘</b>

    DAC5675用外部時鐘,數據FPGA給,FPGA不用采集時鐘不同步發數據可以嗎?

    DAC5675用外部時鐘,數據FPGA給,FPGA不用采集時鐘不同步發數據可以嗎
    發表于 11-25 06:36

    盤古22K開發板

    盤古22K開發板是基于紫光同創Logos系列PGL22G芯片設計的一款FPGA開發板,全面實現國產化方案,板載資源豐富,高容量、高帶寬,外圍接口豐富,不僅適用于高校教學,還可以用于實驗
    發表于 10-28 17:47

    FPGA加速深度學習模型的案例

    FPGA(現場可編程門陣列)加速深度學習模型是當前硬件加速領域的一個熱門研究方向。以下是一些FPGA加速深度學習模型的案例: 一、基于FPGA
    的頭像 發表于 10-25 09:22 ?1279次閱讀

    FPGA做深度學習能走多遠?

    今天給大俠帶來在FPAG技術交流群里平時討論的問題答疑合集(十四),以后還會多推出本系列,話不多說,上貨。 FPGA技術交流群目前已有十多個群,QQ和微信均覆蓋,有需要的大俠可以進群,一起交流學習
    發表于 09-27 20:53

    數字芯片設計驗證經驗分享(第三部分):將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰的

    本篇文章是SmartDV數字芯片設計經驗分享系列文章的第三篇,將繼續分享第五、第六主題,包括確保在FPGA上實現所需的性能和時鐘兩個方面的考量因素。
    的頭像 發表于 08-26 14:31 ?2526次閱讀
    <b class='flag-5'>數字</b>芯片設計驗證經驗分享(第三部分):將ASIC IP核移植到<b class='flag-5'>FPGA</b>上——如何確保性能與時序以完成充滿挑戰的

    FPGA如何消除時鐘抖動

    FPGA(現場可編程門陣列)設計中,消除時鐘抖動是一個關鍵任務,因為時鐘抖動會直接影響系統的時序性能、穩定性和可靠性。以下將詳細闡述FPGA中消除
    的頭像 發表于 08-19 17:58 ?2871次閱讀

    種草一塊國產FPGA開發板,PGL22G開發板,高性價比,輕松掌握國產FPGA

    本帖最后由 jf_25420317 于 2024-7-31 17:59 編輯 盤古22K開發板是基于紫光同創Logos系列PGL22G芯片設計的一款FPGA開發板,全面實現國產化
    發表于 07-31 17:11
    主站蜘蛛池模板: 欧美日韩在线亚洲一 | 69夫妇交友群 | 麻豆久久国产亚洲精品超碰热 | 亚洲熟伦熟女专区 | 大胸美女被吊起来解开胸罩 | 永久免费的污视频网站 | 久久国产影院 | 国产人妻XXXX精品HD电影 | 中国hdxxxx医院护士 | yellow日本动漫免费观看 | 午夜福利32集云播 | 欧美美女一区二区三区 | 国产色精品久久人妻无码看片软件 | 色99蜜臀AV无码 | 国产一区二区波多野结衣 | 国产午夜三级一区二区三 | 女朋友的妈妈在线观看 | 手机在线观看你懂的 | 岛国大片在线观看免费版 | 97人妻中文字幕免费视频 | 久久精品免费观看久久 | 国产高清视频免费最新在线 | 久草网国产自偷拍 | 国产视频www | 美女内射少妇三区五区 | 日韩精品久久久久久久电影 | 四虎影视国产精品亚洲精品hd | 亚洲AV国产国产久青草 | 2021国产精品一卡2卡三卡4卡 | beeg xxx日本老师| 国产在线亚洲精品观看不卡 | 拔萝卜视频免费看高清 | 99精品视频免费在线观看 | 久久综合网久久综合 | 兔费看少妇性L交大片免费 偷偷要色偷偷 | 入禽太深视频免费视频 | 国偷自产视频一区二区99 | 中文字幕福利视频在线一区 | 免费在线伦理片 | 我与旗袍老师疯狂床震 | 午夜福利32集云播 |

    電子發燒友

    中國電子工程師最喜歡的網站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品