引 言

硅上液晶顯示(Liquid Crystal 0n Silicon，LCoS)技術是CMOS半導體集成電路和液晶顯示相結合的技術。LCoS技術具有如下優勢：

(1)可以利用標準CMOS工藝和成熟的LCD工藝線；

(2)物理尺寸可以做的非常小；

(3)即使像素尺寸非常小，仍可以得到非常高的開口率。

由于其技術和制造優勢，LCoS技術有著廣泛的應用前景。由于其尺寸小、功耗低、分辨率高，可以用作移動通訊等設備的顯示屏，如頭盔顯示。目前彩色 LCoS顯示系統主要分為單片和三片式系統2種，單片式系統對于三片式系統主要有以下優點：體積小，成本低，易于實現小型化；三片式需要像素校準，而單片式則不需要。本文主要討論單片彩色LCoS顯示系統的設計與實現。

2 顯示原理

三片式彩色LCoS顯示系統利用空間混色實現彩色顯示，而單片式彩色LCoS系統只用1片 LCoS芯片，分時掃描紅、綠、藍3個子場的圖像，并且在每個子場結束的時，分別將對應顏色的背光燈打開，利用人眼的視覺殘留效應實現彩色顯示。當子場的頻率越高，圖像的閃爍程度就越低。

3 系統總體概述

單片彩色LCoS整個系統的框圖如圖1所示

在整個系統的最前端是l塊以A139887A為主芯片的圖像源板，該板負責對DVI信號進行解碼，解碼后的信號交由后面的FPGA板進行處理；FPGA板除了對圖像數據進行重組外，還需要產生LCoS驅動板和LCoS芯片所需的時序，FPGA芯片使用Altera的EPlC6，另外板上還有 2組6片SRAM作為圖像數據的緩存；LCoS驅動板的任務是進行D／A轉換，驅動LCoS芯片模塊進行顯示，該驅動板包括D／A芯片AD8381和 LCoS芯片的電源模塊；LCoS芯片模塊則包括LCoS顯示芯片、LED背光模塊以及光學組件。

4 主要芯片介紹

主控板的核心器件FPGA采用Altera公司的EPlC6Q240C8，該器件包括5 980個LE，80 kb的內部SRAM，2個內部PLL，最大可支持185個用戶I／0管腳。經過*估，其豐富的資源可以很好地完成LCoS的主控單元的所有功能，包括：接收前級轉換好的視頻數據，處理后保存到一組RAM中，同時從另一組RAM中讀出處理好的數據送至D／A，并控制D／A轉換，產生LCoS的上屏時序和 LED光照系統的控制時序。

板載SRAM采用ISSI公司的IS61LVl0248，用作圖像數據的緩存，單片容量為1 M×8 b字節。本系統共使用6片這樣的SRAM。分為2組，每組3片，進行乒乓操作。每組SRAM地址線共享，數據線位寬擴展為24 b。

本系統D／A轉換采用Analog Device公司的AD8381。該芯片支持高達100 MHz的10 b數字輸入，6路9～18 V電壓的模擬輸出。其典型時序如圖2所示。圖2中DB(O：9)是輸入的數字信號；CLK是采樣時鐘；STSQ表示新的一組數字信號的開始；XFR表示開始一次轉換，其下降沿有效。本系統采用的LCoS芯片為8路模擬輸入，因此這里采用2片AD8381，每1片用到其中的4路。

根據圖2中的時序，并考慮到實際情況，具體應用如下：每個周期同時向兩個AD838l的數據口發送一個像素數據，4個周期后進行數據鎖存，由STSQ和 XFlR這兩個控制信號控制，這樣同時得到8個像素的像素值，而不需要如圖2那樣發送6個數據后再進行一次轉換。輸出的模擬電壓值在下一個鎖存信號的下降沿完成轉換。STSQ和XFR這2個管腳由同一個FPGA管腳驅動即可。在其他管腳中，E／0信號和R／L信號分別用于選擇時鐘信號是上升沿有效還是下降沿有效和像素數據發送順序，這里設計成外部跳線。另一個控制信號INV用來確定圖像數據電壓是正信號還是負信號的，由于液晶的特性，在每幀開始時將其取反。而AD8381的參考電壓VMID和屏的參考電壓VCOM連接在一起，在INV的配合下，實現對屏的交流驅動。

5 FPGA程序設計

5．1 模塊劃分

整個FPGA程序的模塊框圖如圖3所示。主要包括：D／Ata Capture模塊，負責將輸入的數據按一定的格式順序存放到SRAM中；Switch模塊，負責控制RAM的切換；D／AtaOutput模塊，負責從 SRAM中讀取數據按照一定的格式發送出去；Output timing Generator模塊，負責生成輸出的控制時序，并且控制D／Ata Output模塊的輸出和Switch模塊的切換，而該模塊的工作是受到D／Ata Cap—ture模塊控制的。

5．2 存儲安排

為了獲得較大的數據位寬，并且考慮到FPGA管腳數量，用于緩存圖像的SRAM選用的是3片1 M×8 b容量的，作位擴展，這樣可以存放下完整的1幀數據。具體說就是每個地址存儲的大小是3個字節，可以用來存放3個像素的數據(同種顏色)。地址0x0放置 3個像素的紅，而地址Oxl存放3個像素綠，地址0x2存放3個像素藍，而這3個地址的3個像素在屏幕上是第一行的第1，2，3個像素，接下來地址0x3 又存放了3個紅色像素，如此循環，直到地址0xBFFFF存放最后3個像素的藍色數據。如圖4所示。

5．3 算法流程

(1)D／Ata Capture模塊的數據轉存算法

D／AtaCapttire模塊負責將輸入的數據按一定的格式順序存放到SRAM中。每個時鐘從AD9887A板過來的數據是24位的RGB數據，8位紅，8位綠，8位藍，而實際輸出的時候是按照l幀紅1幀綠1幀藍的順序輸出的。因此如果能將讀入的24位RGB數據按照一定的格式存放，就可以方便的讀取數據，格式如圖4所示。

的寄存器r1～r6用來緩沖6個像素的RGB值。用6個狀態完成類似矩陣轉換的任務，每個狀態會輸出1個24 b的轉換好的數據，并生成地址，即每個狀態都會將1個24 b的數據存入到SRAM中，而這24 b就是3個像素的同一種顏色的值。

(2)D／Ata Output模塊數據輸出算法

D／Ata Output模塊是數據輸出模塊。每個時鐘周期從SRAM中讀取到的是3個像素的數據，而每個時鐘發送到每個AD8381的是一個像素數據，因此是不同步的，需要使用雙時鐘FIFO作流量控制才能使數據正確傳輸，具體的讀取操作：如圖5所示。像素O～3放入FIFO1，像素4～7放人FIFO2，這樣依次下去，每個FIFO放入4個像素。每個時鐘放2個像素。該處理任務由Convert Log—ic子模塊完成。還要注意的是由于每種顏色的數據不是連續存放的，因此下一個地址的值是加3而不是加1。

6 實驗結果

經過對比實驗證實，在子場場頻比較低的時候，單片彩色LCoS顯示系統的閃爍程度會比較高。由于條件所限，研究中選用的LCoS芯片所支持的最高場頻為120 Hz，該芯片是為三片式LCoS系統設計的，因此用在單片彩色系統中具有一定的局限性。實驗中FPGA程序可以實現90 Hz，120 Hz和180 Hz三種子場頻率。在相同的背光源條件下，90 Hz場頻時的色彩相對于其他兩種要好些；180 Hz時系統也完全能夠正常運作，只是色彩稍差，這與LCoS芯片本身有關，不過其閃爍程度已經可以忽略；120 Hz子場時的閃爍還是比較明顯的，色彩和90 Hz子場時基本差不多。

因此，要實現單片彩色LCoS顯示系統的無閃爍，必須使用較高的子場頻(不低于180 Hz)，有關資料顯示，目前已經出現了為單片彩色LCoS系統設計的LCoS芯片，其支持的場頻可達360 Hz，如果選用這樣的芯片，就可以實現無閃爍顯示。

就本系統來說，已經獲得了不錯的顯示效果，色彩、對比度都達到了比較好的狀態，而且閃爍程度也非常低。如果要獲得更好的顯示效果，就要選擇支持更高場頻的 LCoS芯片。另外，由于該LCoS的響應時間比較長，在屏幕的上沿和下沿還有微弱的色彩混疊現象，這也可以通過選用支持高場頻的LCoS芯片來解決。

7 結 語

盡管本系統已經取得了不錯的顯示效果，但是還不是很完美，還必須采用新型的LCoS芯片。而對于這種最高支持360 Hz場頻的LCoS芯片，對硬件速度和D／A的速度都提出了較高的要求：如果源圖像的場頻為60Hz，而每個子場的頻率為360 Hz，則應該有2幀圖像相同，同時每個子場的時間縮短為原來的一半(與180 Hz子場頻率比)，需要數據發送數率和D／A速度至少要快一倍。但是這樣的好處就是使本系統所存在的閃爍和色彩交疊顯現的到徹底解決，使單片彩色LCoS 系統的顯示質量趨于完美。

本文主要介紹視頻顯示系統的硬件結構，以LCOS顯示芯片的驅動時序要求為設計標準，提出一種基于FPGA的解決方案，使得系統具有靈活性和可修改性，方便以后的升級以及維護。并對FPGA程序的算法做了詳細的介紹。最后對系統存在的問題做了討論，并提出一些解決方法，以及對未來系統的展望。