現在有各種各樣的硅資源供您選擇，供應商們正在調整其標準組件產品系列以滿足您的需求。

要點

● 標準單元ASIC 和FPGA 的權衡為結構化ASIc新興公司打開了一個有爭議的市場缺口。

● 結構化ASIC不只是改名換姓的門陣列，而是反映了目前的市場現實和硅片功能。

● 平臺ASIC是具有硬件定制功能的ASSP。

● RapidWorx大大降低了ASIC開發工具套件的成本，而Quartus II則使其達到了FPGA工具的水平——這是一件極好的事情。

● 競爭者對手的反應是各種各樣的，其它的解決辦法即將出現。

看來您已認定，采取購買并組裝現成的專用標準產品（ASSP），如嵌入式控制器、外設芯片等，然后再編寫您自己的軟件這種做法將不能使您設計的產品與您競爭對手的產品有足夠大的差別。因此，您會決定選擇芯片級設計。兩大硅平臺競爭對手及其各自的折衷方案已經在各種工業論壇上引起廣泛的爭論。不過如果您剛涉足這場爭論，則很有必要了解下述有關爭論的概要。

多種制造FPGA的深亞微米工藝，如Xilinx公司最新Spartan-3系列產品采用的90納米工藝（參考文獻1），使每塊芯片上的門電路數量變得越來越大。如果您的設計使用FPGA的嵌入式存儲器陣列和擴散式模擬及數字功能模塊，如DLL、PLL、乘法累加器、串行器/解串行器（SERDES）電路、高速I/O緩存器，在某些情況下甚至是CPU芯核和相關外設，則FPGA的可用功能是極大的。您可以根據設計的需求來訂購少量或大量的FPGA，而且不必向供應商支付NRE（非經常工程）費用。供應商已經安排并調試芯片的邏輯平面、存儲器平面、信號路由平面以及電源平面。

一旦您的設計完成，你便可在幾秒鐘到幾分鐘之內擁有一塊實用的芯片。一般說來，你用來開發和調試設計的工具要比用于開發調試專用集成電路（ASIC）的工具便宜許多。（然而，如果Hier設計公司售價為25，000 美元的PlanAhead代表未來工業趨勢的話，FPGA工具組的平均價格將會上漲）。但是，無論FPGA變得多么密集，FPGA的面積效率仍然要比用可比工藝制造的標準單元ASIC低一到兩個數量級。FPGA，尤其是基于占用大量硅面積的、每個單元六個晶體管的靜態存儲器（SRAM）的查尋表（LUT）和配置元件技術的FPGA，其功耗要比對等的ASIC大得多。

遺憾的是，ASIC的很多優點也帶來相應的缺點。由于芯片按照摩爾定律光刻線路發展，NRE費用、最少訂購數量以及每席開發工具套件的費用都將猛漲（圖1）。ASIC的最少訂購數量反映了供應商能夠在生產線上生產并仍可獲利的最少的用戶專用晶圓。芯片的裸芯片越大，所需的最小訂購數量就越小，而且您還會看到為什么改用線寬更小的光刻工藝和更大的晶圓后能大大提高這種最小批量需求。

電源電壓下降、信號耦合以及深亞微米布線效應會造成種種故障，查找、修理這些故障所需的時間加上布線主導的時序收斂，都會延長標準單元ASIC的開發周期。甚至在當您認為您的設計業已完成時，您還不得不等待設計通過漫長的生產、測試以及包裝等工序，然后才能取回芯片，而且，如果您設計的芯片不工作或者不再能夠滿足快速變化的市場需求，那就會招致成本和時間延遲的成倍增加。用標準單元ASIC進行設計需要大量的時間、勞力和金錢；正如最近的分析報告所指出的那樣，造成市場向FPGA急速轉移的就是這三個因素。但是對于門電路數量或芯片批量達到幾十萬的設計或者對于性能要求或功率要求非常嚴格的設計來說，標準單元的ASIC仍然是唯一的技術選擇。

傳統的解決方案

對此怎么做出選擇呢？為了回答這一問題，首先比較一下FPGA和ASIC的基本硅標準組件，即兩者的邏輯單元和布線結構。FPGA的邏輯單元都是粗粒的，從各種各樣的多路復用器和分立邏輯門到一個或多個LUT，全都是粗顆粒的，并且通常由觸發器作補充。Actel公司的 ProASIC FPGA目前能提供業界最細顆粒的邏輯模塊。FPGA供應商設計其器件的內部邏輯模塊布線，從而將所需的可由用戶配置的布線層數減到最少；這樣，設計編譯和布局布線軟件面臨的主要挑戰就是高效利用邏輯模塊問題。您得到的芯片具有大多未編程的邏輯模塊間布線資源；對于基于非熔斷閃存芯片來說，這些資源您可以在系統加電之前配置，而對于基于SRAM的FPGA來說，則可在系統啟動之時及之后配置（如果您的設計支持的話）。

標準單元ASIC邏輯模塊與FPGA的邏輯模塊相比顆粒要細得多。顧名思義，“標準單元”都采用按相同標準尺寸來制造晶體管和芯片上的其他結構。（這種同質性就是標準單元與完全定制芯片的主要差異）。然而，正如“專用”這一名稱所示，ASIC的布局以及器件的時鐘、電源和信號布線都是您實現方法專用的。因此，芯片的金屬化層和多晶硅層對每個用戶來說全都是獨一無二的，而且供應商在將器件運送給您之前預先對布線進行了配置，使您在系統生產和隨后的運作過程中不必具備硬件定制能力。在這種情況下，開發軟件不是主要側重于使每個邏輯模塊內的設計實現方法高效率，就像更粗顆粒的FPGA一樣，但卻要側重于邏輯模塊互連的高效率。

從歷史看，另一種ASIC——門陣列——介于FPGA和標準單元ASIC這兩個極端之間。與FPGA類似，門陣列的布線網格是通用而又預定的。和標準單元一樣，這種布線網格專門設計配置在芯片生產的最后幾個階段進行，而且供應商有時將細顆粒的邏輯單元陣列稱為“雙輸入‘與非’門之?！薄＝鼛啄辏洷粡V泛應用的門陣列已經逐漸消失，隨著FPGA逐步蠶食其領地，門陣列已經越來越明顯地成為萬事通而無專長現象的犧牲品。就從訂購到使用的周轉時間而言，門陣列比標準單元快得還不夠，無法奪取大量FPGA的業務。而且，門陣列的性能和硅片面積效率太差，使它們無法取代很多標準單元。

掩膜可編程FPGA

受到業務流失警示的一些ASIC供應商把FPGA竅門寶典的一些經驗和門陣列的以往教訓結合在一起，提出了結構化的ASIC。有人也將這種方法稱為模塊化陣列或結構化陣列。供應商和供應商之間存在大量的技術差別，但是簡單的講，結構化的ASIC是具有類似FPGA粗顆粒邏輯單元的門電路陣列派生產品，因而需要更少的可由用戶配置的金屬層和通孔層（圖2）。供應商需要處理時鐘樹和電源平面布線。一個類比能夠有助于對結構化ASIC設計的理解：在軟件編程的早期，微處理器的速度非常慢，存儲器非常昂貴，因此低級而又高效的匯編語言和更為低級的機器代碼占據了支配地位。

隨著CPU運行速度的加快和存儲器價格的下降，更高級的軟件語言取代了以前的匯編語言和機器代碼。它們對資源的使用效率較低，但是好在現在效率并不顯得那么重要。然而，面市時間卻日益重要，而高級語言在這一方面出類拔萃。由于同樣的原因，VHDL和Verilog日益成為將電路變成芯片的硬件工程師們選擇的設計輸入方法，而更耗時的原理圖輸入技術則放棄使用。結構化ASIC供應商大膽地假定，將會出現一個硅平臺市場，盡管硅平臺可能比標準單元的效率低，面市時間比FPGA長，但是也沒有那些競爭產品的所有缺點（圖3）。因為芯片的掩膜——簡便地說，常常也是最昂貴的掩膜——所占的百分比很大，這對于多個用戶設計來說是很普通的，所以每個用戶的NRE費用就會減少，周轉時間就會縮短，而且你還能更容易地使由此產生的平臺適應不斷演進的工業標準，和適應硬件修改最少的派生芯片（圖4）。

現在正在吹捧結構化ASIC器件的公司中有AMI Semiconductor公司， Chip Express公司， Faraday Technology公司， Fujitsu公司， Lightspeed Semiconductor公司， NEC公司， 和ViASIC公司。在這些公司中，目前只有AMI公司目前沒有把自己定位為范圍廣泛的硅片供應商；該公司正在堅持向FPGA轉換的有利地位，但是使用的是一種結構化ASIC基礎，而不是過去的門陣列平臺。相反，Lightspeed Semiconductor公司曾短暫擴入Xilinx FPGA降價市場，現已退出這一市場，將精力集中在傳統的ASIC上（參考文獻2）。Chip Express 公司的結構化ASIC采用各種備選方案中最細顆粒的邏輯模塊；該公司估計其器件的每個邏輯模塊將包含三到四個門電路，視具體設計而定。其他供應商的大多數邏輯模塊能實現20~40個門的設計（圖5）。

結構化ASIC供應商用各種混合的工藝制造芯。這種多樣性反映了每個廠商都試圖想在潛在的用戶大蛋糕上占有自己單獨的一份。供應商及其代工工廠攤消了他們用來開發后沿的易于理解的成品率高的0.18-微米、 0.25-微米、和0.35-微米工藝的生產設施與設備費用。您能用這些工藝實現的設計規模有個上限，但是相關的供應商指出：分析報告顯示具有1百萬門以下的ASIc設計占很大的百分比，同時有數據顯示用戶使用的ASIC設計，其中不足100000件批量的占50％（圖6）。

在工藝技術另一端的是Fujitsu、NEC等公司。Fujitsu 公司現已將0.11微米結構化ASIC工藝投產，0.09微米工藝也將于2004年投產。NEC公司預示他們的90納米工藝也將在2004年下半年投產。使工藝適合于設計是一種微妙的平衡行為，也涉及到了解設計的I/O緩沖器數量；供應商和用戶希望發生的最后的事情是裸芯片在對最小尺寸起限制作用的I/O環路

內包含未被使用、從而浪費硅資源的區域。復雜封裝的成本逐漸增加也使得封裝內各種硅片的成本成比例地不相關。

結構化ASIC供應商聲稱從設計完成到第一個樣品供使用的標準單元周轉時間要從幾個月縮短到幾個星期。這種延遲不是從布局布線網表到FPGA提供的硅資源的幾秒鐘到幾分鐘的遲后時間，但是ASIC擁護者聲稱這種比較在某種意義上是蘋果和桔子的比較。他們指出，隨著FPGA和其內部的設計越來越復雜，工程師們為了實現區域（這個區域適合嗎）和時間（它運行的足夠快嗎）收斂所花費的時間是指數增加的。工程師們認為，由于ASIC具有比FPGA更快的設計基礎，所以花在模擬和重新設計方面的時間比較少，用結構化ASIC進行開發的總周期可能也因此而比用FPGA的更短。

硬件可定制的ASSP

結構化ASIC供應商用來使性能要求嚴格的電路的速度最大并實現諸如降低功耗、減小面積等其它功效的方法，就是將這些電路變成芯片的擴展部分而不是一般邏輯結構。例如Fujitsu公司聲稱其擴展的嵌入式觸發器要比代替的方法能降低功耗50％，提高門使用率1.5~2倍。

Lightspeed公司將AutoTest 和AutoBIST快速測試電路嵌入模塊化陣列ASIC中，以確保100%的固定型故障檢測范圍，并發現深亞微米造成的延遲故障。本文提到的每一個結構化ASIC供應商都提供擴展的嵌入式SRAM模塊，而且如果您的設計需要的話，其中有些SRAM模塊集成有時鐘電路、高速串行和并行I/O緩沖器和其它具有豐富模擬功能的、對面積、電源和性能有嚴格要求的結構。

LSI logic公司利用其RapidChip將擴展電路發揮到極致。該公司將RapidChip 稱為平臺ASIC，而且目前用0.11微米和0.18 微米兩種工藝來制造。LSI Logic公司希望RapidChip將能使他們重溫幾年前的美好時光，當時他們的用戶平均每天有三個設計啟動；而現在他們大約每三天才有一個新設計。LSI Logic公司開始進行占裸芯片面積很大百分比的、按應用定制的擴展式模擬、數字和存儲資源的混合設計，如SRAM陣列、微處理器芯核、PLL和基于SERDES的接口（如10G以太網、光纖通道和SATA）。它用一個或多個片上門陣列ASIC陣列來補充這些專用功能，并將合成的芯片稱為RapidSlice。LSI Logic公司的Extreme系列在其所包含廣泛擴展的芯核產品中都是按應用定制的，In Tegrator產品在性質上更加通用。

RapidChip部件反映細顆粒門陣列邏輯單元，因而支持用戶定制的金屬化層多達5層。從一般的RapidSlice到用戶專用的RapidChip的過渡涉及到門陣列分區的數量，這分區可能具有用戶設計的專有電路和獲準從LSI Logic公司的CoreWare 資源庫中獲得的芯核。這些芯核可能是“軟件”、“硬件”或“固件”知識產權（IP）。軟件IP具有最好的設計布局靈活性但性能最低；具有預定義的布局布線的硬件IP處于速度對適應性關系的另一端。該公司將其稱為Hard RapidReady IP ，以便與預制的擴展RapidReady芯核區別開來。固件IP是預先布局的但是沒有布線，因此是介于上面兩種IP之間的中間產品。LSI Logic公司聲稱存在一條能直截了當降低成本的途徑，使RapidChip轉化為可與IP兼容的標準單元ASIC。

RapidChip 程序不僅側重于實現方程的硅部分，而且也側重于開發工具開支，這在這個遲遲不去的高技術不景氣時代尤其是個問題。

RapidChip 資源庫將并入你已經擁有的各種昂貴的標準單元ASIC工具套件中；其他ASIC供應商的資源庫也是以這種方式工作著。LSI Logic公司已經與Synplicity公司和Tera Systems公司合作，共同提供RapidWorx——一種集成的全面工具，它具有物理合成、RTL規則檢查以及規劃三種功能；RapidWorx的專利許可費是每六個月20000美元。Synplicity公司是在FPGA市場上長期占有統治地位的設計軟件公司，非常熟悉用較低的每個設計席利潤率換取數量大得多的設計席的業務方法。至少可以說，歷來ASIC為重點的EDA供應商會發現這種轉換非常困難，而且Synplicity也希望這第二次在ASIC市場上的努力將比它的Synplify ASIC 產品更加成功。Synplicity公司還宣布了與Chip Express、Lightspeed和NEC三公司建立合作關系。

有些競爭對手發表了嘲笑結構化ASIC供應商的種種說法。例如Actel公司和QuickLogic公司指出他們的非熔斷的FPGA具有比相同粗顆粒的結構化ASIC更好的設計與生產靈活性，而且在密度和性能上也可與之相媲美。Actel公司銷售副總裁Barry Marsh還認為文化因素在結構化ASIC推銷過程中起了作用：亞洲的供應商有時由于“關系”因素而被迫接收他們通常不接受的小批量業務，而結構化ASIC為他們提供了一種在可能有利可圖的程度上支持這種業務的手段。

沒有結構化ASIC程序——或者至少沒有公開宣布程序——的ASIC供應商，如IBM公司和 Toshiba公司，也想當然地貶低新公司達到其崇高目標的能力。Toshiba公司認為，因為FPGA和標準單元ASIC在業界都已得到確認，它們在成本、性能、功耗、面市時間或者其它方面的差距太小，任何一家結構化ASIC供應商都不能長久生存下來。Toshiba公司報道說，最近幾年它在知識產權（IP）庫、驗證方法學和后端工具方面進行了大量的投資；其目標是將從市場需求到生產出產品的延續時間縮短到六個月以內。

Toshiba公司聲稱，是布線錯誤而不是邏輯錯誤，才有必要對大多數設計進行返工，因此混合的標準單元加門陣列平臺，例如該公司提供的這種平臺，將會滿足大多數用戶的需求。Xilinx公司也對結構化ASIC廠商的前景持類似的悲觀態度；Xilinx公司認為，只有它的FPGA改用先進的光刻工藝來制造，它才會否認基于后沿擴展工藝的結構化ASIC在其他方面具有的任何優點（圖7）。

來自各方的響應

Xilinx公司也指出，令人可疑的是，LSI Logic 公司的RapidChip在概念上與自己的Virtex-II Pro平臺相似，包含有擴散的PowerPC芯核及其他電路，并用RapidChip的掩膜可編程分區取代了更加靈活的基于SRAM的可編程邏輯。其它包含有FPGA的混合芯片實例有：Altera 公司的Excalibur系列，Atmel公司的現場可編程系統級IC（FPSLIC）芯片，QuickLogic公司的嵌入式標準產品和Triscend公司的片上可配置系統）。IBM公司與Xilinx公司合作，使IBM公司可以充分利用其合作伙伴的FPGA技術；盡管IBM公司還沒有宣布任何確實的合作關系的成果，但業界權威人士認為該公司計劃不久將宣布其有能力在自己的標準化單元ASIC內嵌入FPGA芯核。

Altera對ASIC的態度一直在演變，值得觀察和分析。直到幾個月前，Altera公司還像自己的主要競爭對手Xilinx公司那樣對ASIC技術進行大肆批評。然而，Altera公司最近卻推出了HardCopy FPGA轉換平臺的最新版本，目標是最新一代Stratix FPGA。成套的每年2000美元的Quartus II 第三版設計軟件現在支持能直接將你的設計編譯到HardCopy的引人注目的功能，因此避開了中間的Stratix步驟，事實上將Altera公司變成了結構化ASIC供應商。Altera公司銷售副總裁Tim Colleran說，公司有可能考慮每年5000件以上的HardCopy業務量，并將根據用戶和器件對這一數字進行修改。NRE費用大約為200000美元，并且同樣適用于不同的用戶、器件和批量。Altera公司能將HardCopy樣品在大約8個星期后交付給您，并在大約18個星期后將產品單元交付給您。直到您收到HardCopy產品芯片為止，您才可以使用FPGA；但要記?。涸谀承┣闆r下HardCopy器件具有的片上存儲器比對等的FPGA器件還少，而且它們重用的成本優化封裝的選擇余地更小。

Altera公司估計，HardCopy芯片平均要比對等的FPGA芯片運行速度快50%，體積小70%，功耗低40%。Altera 公司產品功能的這種擴展可能反映出Altera公司新任首席執行官John Daane的影響。他曾是LSI Logic公司的副總裁。Xilinx公司不再考慮HardCopy的重要性，推出了自己的能降低成本的工具，即EasyPath。不過，不久前，Xilinx公司擁有類似HardCopy的產品系列，即HardWire系列，該公司也沒有泄漏他們實驗室中正在醞釀的研究計劃。EasyPath的硅基礎同樣是您通常買的FPGA，但是Xilinx公司采用通常能夠導致更高成品率的用戶專用流程對其進行測試。修改后的流程不再測試芯片上沒有使用的潛在不工作的區域，并放寬通常非常嚴格的交流和直流規范，適合你設計的需要。

作為生產FPGA的新公司，Leopard Logic公司也認為ASIC加可編程邏輯混合電路是有前途的。該公司是為了向ASIC供應商和硅片代工廠及其終端客戶推廣嵌入式FPGA技術而在幾年前創辦的。就像Actel 公司、Adaptive Silicon公司以及其他在Leopard Logic公司之前走嵌入式FPGA 道路的公司一樣，Leopard Logic公司在廣告宣傳上幾乎沒有取得成功；該公司官員們將主要責任歸咎于規避風險的風險投資者，他們停止對知識產權（IP）公司投資時，就造成資金短缺。Leopard Logic公司正在重新將自己改造成為無工廠的ASIC供應商，利用自己的嵌入式FPGA技術，于2003年年底將首批產品投放市場。

責任編輯：gt