色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于e語言的自動驗證環境結構與優勢介紹

電子設計 ? 來源:郭婷 ? 作者:電子設計 ? 2018-11-28 09:34 ? 次閱讀

驗證技術的發展

在目前的集成電路設計中,芯片的規模和復雜程度正呈指數增加,為保證所設計芯片功能的正確性,需要花費比以往更多的時間和人力,困難度大幅增加。而且,目前的功能驗證能力已經遠遠落后于設計能力,功能驗證正成為大規模芯片設計的瓶頸。設計人員通常需要花費50%~70%的時間去驗證他們的設計。雖然有形式驗證等多種驗證方法可供選擇,但是設計者還是偏好基于仿真的驗證,本文中的驗證主要是指仿真。為了降低驗證的工作量和提高驗證的效率,越來越多的設計人員采用高級驗證語言(HLV)來進行芯片驗證。

驗證技術的發展主要經歷了以下幾個階段:

1. 基于HDL語言的驗證

用HDL語言來建立測試平臺和編寫測試向量,將激勵輸入給設計,然后檢查設計的輸

出。這種方法的缺點是測試平臺和測試向量的建立和編寫非常復雜和困難,并且驗證所需的激勵難以達到足夠的覆蓋率。

2. 面向對象的驗證

由于采用HDL語言進行驗證的局限性,設計人員可以使用面向對象的高級語言(如C++Python)來建立驗證環境和編寫激勵。這種驗證方法可以使設計人員從比較抽象的設計高層,對設計的輸入和輸出進行建模,然后通過驗證環境與仿真器通信接口,將抽象的數據模型轉換成比特形式的數據。這種驗證方法大大降低了編寫激勵的工作量,但是驗證環境的建立相對復雜,比如驗證環境與仿真器的通信接口等。

3. 隨機產生激勵

由于測試激勵編寫的工作量非常大,所以設計人員逐步采用隨機產生測試向量的方法,以減輕編寫激勵的工作量,并提高驗證的覆蓋率。但是它的缺點在于,由于激勵是隨機產生的,所以給驗證結果的檢查帶來了一定難度,并且設計者不能根據要驗證的設計屬性來產生所需的激勵,即不能根據約束來產生激勵。

4. 驗證平臺工具

由于驗證環境的建立過于復雜,因此出現了驗證平臺工具,通過這種工具可以大大減少建立驗證環境的工作量。但是這類驗證工具不能使驗證人員通過設計的抽象層來編寫激勵,而且不能實現設計時序行為的檢查。

驗證自動化系統

由于上述驗證方法都或多或少具有局限性,所以需要一種完善的驗證系統。根據上節所述,一種完善的驗證自動化系統需要具備以下幾個功能:首先它能夠定義驗證計劃;然后能夠提供接口,用高級語言從抽象的層次產生基于約束的激勵;并且能方便高效地建立驗證環境;最后能夠完成設計時序行為的驗證和基于斷言的功能覆蓋率的驗證。

e語言是一種功能強大的驗證語言,它可以很好地實現一個驗證自動化系統,如圖1所示。在這個驗證系統中,首先可以根據驗證者的需要,用e語言來制定一些約束,根據這些約束來產生驗證需要的激勵。由于e可以很好地與Verilog和VHDL仿真器通信,因此可以將這些用e語言抽象描述的數據轉換成比特形式,然后加載給設計;再通過和仿真器的通信,對系統進行功能仿真,并將設計的輸出收集起來,這時可以將比特形式的數據轉換回e語言的抽象描述,以便于對設計行為與預期結果進行檢查。除此之外,e語言還可以實現設計時序行為的檢查。如果一個中斷必須在請求后的5個周期后發出,可以通過e語言來描述這個設計屬性,通過仿真來檢查其是否滿足。最后,e語言還可以用來進行基于斷言的功能覆蓋率驗證。

基于e語言的驗證環境與仿真器的交互

在具體介紹基于e語言的驗證環境之前,先介紹一下基于e語言的驗證環境與仿真器的通信機理。目前,Cadence公司的工具Specman Elite支持用e語言來建立驗證自動化系統,Specman Elite提供可配置、可再使用和可擴展的驗證組件,這些組件被稱為eVC。eVC采用高級驗證語言e編寫,能夠產生足夠多的測試激勵訊號,并能對設計行為與預期結果進行檢查確認。eVC可以極大地縮短驗證時間,提高產品品質。所以本文將以Specman為例來介紹基于e語言的驗證環境與仿真器是如何協同工作的。

Specman和仿真器在仿真的過程中是兩個獨立

并行的進程,它們通過通信接口(stubs文件)來進行通信,其結構如圖2所示。

基于e語言的自動驗證環境結構與優勢介紹

圖2 仿真器結構

仿真環境包含以下各組成部分:

Specman:整個驗證環境是用e語言實現的,其中包括約束、激勵產生、驅動、檢查、覆蓋率等,所有的e文件都由Specman編譯和仿真。

仿真器:Verilog或VHDL仿真器,它通過stubs文件與Specman進行通信。

外界庫:仿真用到的一些模型可能是基于C語言的,e語言可以很好地導入這些模型來進行仿真。

設計:基于Verilog或VHDL的設計。

仿真文件:在仿真中可能用到的一些外部模型,如總線功能模型等。

頂層:包括設計和各種模型的例化和一些驅動輸入或收集輸出的寄存器

Stubs文件:Specman讀入所有的e文件,然后用一個命令來生成所需要的Stubs文件,這個文件在仿真過程中是由仿真器編譯和仿真的。

基于e語言的驗證環境

基于e語言的驗證環境包括許多組成部分,其基本結構如圖3所示。

圖3 基本結構

其中數據對象代表固定格式的測試向量,如數據包、視頻中的一幀數據,或CPU的一種指令。激勵產生

會對數據對象添加一定的約束,隨機產生基于約束的激勵。輸入驅動中包括一個輸入程序,負責將數據輸入給設計,根據設計的不同,有可能對設計進行重復多次的輸入。輸出采集中包括一個采集設計輸出的程序,并將采集到的數據轉換成數據對象定義的形式,然后送到數據檢查模塊進行檢查。數據檢查部分產生所需要的數據和存儲收集到的數據的程序,并完成數據檢查。協議檢查通過定義一些時序上的斷言來監控設計的協議,如果違反了協議將產生警告或錯誤提示。覆蓋率分析會分析設計中的斷言,給出設計的功能覆蓋率報告。

Specman提供約束解釋器和通信信道來進行e語言的仿真,界面對象(interface object)負責將數據對象驅動給設計的界面,系統對象(system object)包括各種不同的界面對象。界面對象和系統對象根據每個設計來編寫,如對CPU進行驗證時,根據設計定義輸入給CPU的數據對象(指令格式等),因此驗證環境不需要隨著設計的改變而改變,所以一個設計的環境是可以重用的。不同的測試激勵通過約束數據對象、界面對象、系統對象來產生。驗證環境的劃分框

圖如圖4所示。

基于e語言的自動驗證環境結構與優勢介紹

圖4 驗證環境的劃分框圖

基于e語言的驗證環境的文件層次結構如圖5所示,其最頂層文件名字固定為sys,在sys下例化所有的模塊。

基于e語言的自動驗證環境結構與優勢介紹

圖5 文件層次結構

結語

本文介紹了目前國外各大芯片設計公司所采用的最新的驗證技術——基于e語言的自動驗證系統。采用e語言建立驗證環境、編寫測試激勵,可大大降低芯片驗證人員的工作量,提高驗證效率。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    456

    文章

    50950

    瀏覽量

    424736
  • 集成電路
    +關注

    關注

    5389

    文章

    11574

    瀏覽量

    362315
  • 仿真器
    +關注

    關注

    14

    文章

    1019

    瀏覽量

    83807
收藏 人收藏

    評論

    相關推薦

    基于VMM驗證方法學的MCU驗證環境

    隨著SystemVerilog成為IEEE的P1800規范,越來越多的項目開始采用基于SystemVerilog的驗證方法學來獲得更多的重用擴展性、更全面的功能覆蓋率,以及更合理的層次化驗證結構
    發表于 03-24 14:07 ?3354次閱讀

    C語言結構體對齊介紹

    大家好,我是嵌入式老林,從事嵌入式軟件開發多年,今天分享的內容是C語言結構體對齊介紹,希望能對你有所幫助
    發表于 07-11 11:50 ?2540次閱讀
    C<b class='flag-5'>語言</b><b class='flag-5'>結構</b>體對齊<b class='flag-5'>介紹</b>

    基于VMM的驗證環境驗證MCU指令實現設計

    驗證結構,以及以功能覆蓋率為指標的驗證流程。在本文中,圍繞Synopsys的VMM(Verification Methodology Manual)構建了一個MCU驗證
    發表于 07-01 08:15

    基于VMM驗證方法學的MCU驗證環境實現方法介紹

    驗證結構,以及以功能覆蓋率為指標的驗證流程。在本文中,圍繞Synopsys的VMM(VerificationMethodology Manual)構建了一個MCU驗證
    發表于 07-03 07:40

    驗證方法簡介

    上是基于 Verisity Design 在 2001 年開發的用于 e 驗證語言的eRM(e Reuse Methodology)。UVM 類庫為SystemVerilog
    發表于 02-13 17:03

    硬件驗證語言——簡介

    ,隨著該介紹,第一個硬件驗證語言誕生了。 ***2 年,還創建了一個新標準 SystemVerilog。 現在有不同的驗證語言可用,其中
    發表于 02-16 13:36

    一個優秀的SOC驗證環境應該具備哪些功能呢

    ?首先是SOC驗證環境支持C和SV兩種下激勵的方式。通過C code啟動SOC環境是怎么啟動的呢?這里涉及到CPU如何boot,對此很多轉行的同學可能很難理解,在這里和大家做個簡單的介紹
    發表于 05-31 11:39

    Python硬件驗證——摘要

    FPGA_HW_SIM_FWK- FPGA硬件仿真框架 Python作為最流行的編程語言是硬件驗證語言(HVL)的自然選擇,特別是對于IC設計領域的新人來說,他們對SystemVerilog、Verilog、SystemC、
    發表于 11-03 13:07

    各種驗證技術在SoC設計中的應用

    本文針對目前芯片驗證中出現的瓶頸問題,闡述了當前流行的驗證技術和部分硬件驗證語言。文中介紹了SystemC 和
    發表于 08-13 08:44 ?27次下載

    8051單片機C語言開發環境實務與設計

    8051單片機C語言開發環境實務與設計從基礎出發,循序漸進地介紹8051單片機的C語言程序開發環境、窗口操作、C
    發表于 10-08 21:28 ?0次下載
    8051單片機C<b class='flag-5'>語言</b>開發<b class='flag-5'>環境</b>實務與設計

    SoC驗證環境搭建方法的研究

    本文從SoC (System on a Chip)驗證環境外在的框架結構、內在的驗證數據的組織與管理和體現其工作原理的系統腳本的設計思想三方面出發,討論SoC
    發表于 12-14 09:52 ?22次下載

    基于SystemVerilog語言驗證方法學介紹

    文章主要介紹《VMM for SystemVerilog》一書描述的如何利用SystemVerilog語言,采用驗證方法學以及驗證庫開發出先進驗證
    發表于 05-09 15:22 ?52次下載
    基于SystemVerilog<b class='flag-5'>語言</b>的<b class='flag-5'>驗證</b>方法學<b class='flag-5'>介紹</b>

    SoC多語言協同驗證平臺技術研究

    SoC基于IP設計的特點使驗證項目中多語言VIP(Verification IP)協同驗證的需求不斷增加,給驗證工作帶來了很大的挑戰。為了解決多語言
    發表于 12-31 09:25 ?12次下載

    Python語言介紹及開發環境

    Python語言介紹及開發環境說明。
    發表于 04-26 09:51 ?11次下載

    C語言運行環境是什么

    計算等多個領域。為了能夠正確、有效地運行C語言程序,必須具備相應的運行環境。 C語言運行環境包括軟件運行環境和硬件運行
    的頭像 發表于 11-27 16:13 ?3558次閱讀
    主站蜘蛛池模板: 99久久精品费精品国产| 成品片a免人看免费| 国产午夜小视频| 午夜日韩久久影院| 国产品无码一区二区三区在线| 亚洲欧美国产旡码专区| 久久受www免费人成_看片中文| 5G在线观看免费年龄确认18| 人妻无码AV中文系统久久免费| 打开双腿狠狠蹂躏蜜桃臀| 无敌在线视频观看免费| 久久久久久久久久毛片精品美女| 99久久精品毛片免费播放| 无码AV动漫精品一区二区免费 | 少妇高潮惨叫久久久久久欧美| 和尚轮流澡到高潮H| 99久久精品国产免费| 亚洲AV久久婷婷蜜臀无码不卡| 猫咪最新破解版下载| 国产成人教育视频在线观看| 樱花动漫成人隐藏入口| 99在线观看视频| 色狼亚洲色图| 久久久久久久久久毛片精品美女| 厨房玩朋友娇妻中文字幕| 亚洲一区二区女搞男| 国产一区二区三区乱码在线观看 | 中文字幕一区二区三区在线不卡| 人妻天天爽夜夜爽三区麻豆A片| 国自精品三七区| ZZoo兽2皇| 最近高清日本免费| 亚洲 日韩 国产 制服 在线| 鸥美一级黄色片| 久久合| 国产麻豆91网在线看 | 一区在线观看在线| 久久视频这里只精品99热在线| 俄罗斯6一12呦女精品| 中文字幕专区高清在线观看| 午夜影院一区二区三区|