色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

采用FPGA芯片實現FFT處理器的設計

電子設計 ? 來源:郭婷 ? 作者:電子設計 ? 2019-01-15 10:20 ? 次閱讀

引 言

數字信號處理主要研究采用數字序列或符號序列表示信號,并用數字計算方法對這些序列進行處理,以便把信號變換成符合某種需要的形式。在現代數字信號處理中,最常用的變換方法就是離散傅里葉變換(DFT),然而,它的計算量較大。運算時間長,在某種程度上限制了它的使用范圍。快速傅里葉變換(FFT)的提出使DFT的實現變得接近實時,DFT的應用領域也得以迅速拓展。它在圖像處理、語音分析、雷達、聲納、地震、通信系統、遙感遙測、地質勘探、航空航天、生物醫學等眾多領域都獲得極其廣泛的應用。隨著FPGA技術的高速發展以及EDA技術的成熟,采用FPGA芯片實現FFT已經顯示出巨大的潛力。

目前用FPGA實現的FFT處理器結構大致分為四種:遞歸結構、級聯結構、并行結構和陣列結構。遞歸結構只利用一個碟形運算單元對數據進行規律的循環計算,使用硬件資源較少,但運算時間較長。級聯結構每一級均采用一個獨立的碟形運算單元來處理,相對遞歸結構速度上有所提高,不足之處是增加了延時用的緩沖存儲器使用量。并行結構對一級中的蝶形單元并行實現,陣列結構是將每一級的蝶形運算單元全部并行實現,這兩種結構有很高的運算速度,但消耗的資源過大,一般不采用。為了提高運算速度,特別是為了適應多批數據處理,一般采用級聯結構實現FFT處理器。

1 FFT整體結構設計

在FFT算法中,目前大多使用基-2和基-4算法實現級聯結構的FFT處理器,除此之外,也可采用基-8和基-16算法來實現。隨著基數的增大,對于相同點數的離散數列,處理器所分的級數越少,對緩沖存儲器的需求也越小,因此考慮采用基-16算法來實現FFT處理器,但基-16算法只能實現離散數列點數是16的p次冪的FFT。從而,引入混合基思想來改進基-16算法。

采用FPGA芯片實現FFT處理器的設計

設r1=16P,r2=N/16P=2,4,8,式(2)先將原非16的p次冪的N點FFT分解為16P點的FFT;再分解為N/16P點的FFT。首先對輸入信號進行16P點的FFT運算,然后將結果乘以一個旋轉因子最后將計算出的數據進行一次N/16P點FFT運算,得到的結果即為所需要的N點FFT運算結果。這樣處理,既能減少分解的級數,又能使計算離散數列點數只需是2的整數次冪即可。以1 024點為例,只需分解成兩級基-16運算模塊和一級基-4運算模塊即可實現,其FFT處理器結構圖如圖1所示。在此結構圖的前端增加/減少基-16運算模塊或將最后一級基-4運算模塊改為基-2或基-8運算模塊,就可以實現其他離散數列的點數只需是2的整數次冪的FFT運算。

2 蝶形運算核的實現

2.1 基-16蝶形運算核

如果直接將基-16蝶形運算公式轉換到硬件中實現基-16運算核,其結構將十分復雜的。因此,采用易實現的頻域抽選基-4算法來實現頻域抽選基-16蝶形運算核。由基-4蝶行運算單元實現的基-16蝶行運算單元如圖2所示。

采用FPGA芯片實現FFT處理器的設計

采用并行流水結構實現的基-16運算核,一個數據時鐘可處理16個數據。而每次蝶形運算在一個數據時鐘內只需要計算出一個結果,這將造成資源浪費。因此,采用級聯結構實現的基-16蝶形運算核,用兩個基-4蝶形運算核分別復用4次來實現每一級中的四個蝶行運算,中間用一個串行出入/輸出的寄存器進行連接,其結構框圖如圖3所示。

采用FPGA芯片實現FFT處理器的設計

2.2 基-4蝶形運算核

基-4蝶形運算核的結構如圖4所示,其中加減模塊為兩級流水結構,一次可以計算4個數據。蝶形運算的四個串行輸入數據經串/并轉換器轉換為四路并行數據,進入加減運算單元。計算出的4個并行結果進入并/串轉換器后,串行輸入復數乘法器和旋轉因子相乘然后輸出結果。因為圖1中最后一級的數據只需要進行加減運算不需要再乘以旋轉因子,所以圖1中的基-4蝶形運算核是沒有復數乘法器的,數據從并/串轉換器中直接輸出給緩沖存儲器。

2.3 復數乘法器

雖然現在的高端產中已經集成了可以完成乘法的DSP資源,但也是有限的。因此高效復數乘法器的設計對該設計來講仍然非常的重要。復數乘法的標準式如下:

R+jI=(A+jB)×(C+jD)=(AC-BD)+j(AD+BC)

式中:A,B分別為輸人數據的實部和虛部,C和D分別為旋轉因子的實部和虛部。按照這種標準表達式,執行一次復數乘法需要進行4次實數乘法,2次實數加法和2次實數減法。將上述公式重新整理為:R=(C-D)·B+C(A-B),I=(C-D)A-C(A-B)優化后的復數乘法器需要進行3次實數乘法,2次實數加法和3次實數減法,相比傳統結構多了一個減法器,少了一個乘法器。在FPGA中,加減法模塊所占用的相對裸片面積要小于相同位數的乘法器模塊。這樣的優化還是很有價值的,在FFT吞吐量不變的情況下,可減少25%的乘法器使用量,在乘法器數量一定的情況下可高FFT吞吐量。

3 存儲器單元

傳統的級聯結構的FFT處理器的緩沖存儲器都是采用乒乓結構,基本思想就是用兩塊相同的RAM交替讀出或寫入數據。即其中一塊RAM在寫入數據時,另一塊RAM用于讀出數據。當用于寫入數據的RAM寫滿時交換讀寫功能。將乒乓結構中RAM的內部存儲單元地址用二進制數a9a8a7a6a5a4a3a2a1a0表示。以寫滿其中以塊RAM為一個周期,用一個二進制計數器m9m8m7m6m5m4m3m2m1m0生成的順序寫入,混序讀取的乒乓結構RAM的操作地址如表1所示。

采用FPGA芯片實現FFT處理器的設計

表1中第一,二,四塊存儲器的寫操作地址和讀操作地址是可以互換的,也就是將數據混序寫入,順序讀取。因此,根據這個規律采用一塊可同時讀寫的雙端口RAM來實現第一,二,四塊存儲器。其基本思想就是對同一個地址進行讀和寫。以用一塊雙端口RAM實現第一塊存儲器的為例,在第一個周期內雙端口RAM按照地址m9msm7m6m5mdm3m2m1m0進行寫操作,即數據是按照自然順序儲存的。在第二個周期按照地址m0m1m2m3m4m5m6m7msm9同時進行讀寫操作,讀出的數據按照倒位序排列,寫入的數據按照倒位序儲存的。 在第三個周期按照地址m9msm7m6m5m4m3m2m1m0同時進行讀寫操作,讀出的數據按照倒位序排列,寫入的數據是按照自然順序儲存的。依次類推下去,讀出的數據都是按照倒位序排列。同樣第二塊和第四塊存儲器的存儲地址也具有這樣類似的循環規律。因此只有第三塊存儲器需要用乒乓結構的RAM實現,與傳統所有存儲器都用乒乓結構RAM實現相比,節省了3/8的存儲單元。設計中用Matlab軟件直接生成旋轉因子,并將其轉化為16位有符號定點數寫入MIF文件。然后用ROM直接調用MIF文件,將旋轉因子預置在ROM中。

4 仿真結果

選用Altera公司生產的Cyclone Ⅱ的EP2C35F484C7芯片上進行驗證,在QuartyusⅡ7.2軟件中進行編譯和仿真。通過對高基核的優化處理,該設計對邏輯單元消耗量和傳統用基-4算法實現相近,僅為4 399,但由于本文采用了高基低基組合的混合基算法,在處理1 024點的離散數列時,處理器所分的級數僅為3級,相對傳統的低基數算法,其實現減少了對緩沖存儲器塊數的需求;并通過對緩沖存儲器的優化設計,又比全部用乒乓結構RAM實現的傳統方法節省了3/8的存儲單元,因此占用的存儲資源僅為154 048 b。仿真波形如圖5所示,該仿真結果和Matlab計算結果基本一致,存在一定的誤差是由于有限字長效應引起的。

采用FPGA芯片實現FFT處理器的設計

5 結 語

在100 MHz的時鐘下工作,完成一次1 024點的FFT從輸入初始數據到運算結果完全輸出僅需要54.48μs,且連續運算時,處理一組1 024點FFT的時間僅為10.24 μs,達到了高速信號處理的要求。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19265

    瀏覽量

    229667
  • FPGA
    +關注

    關注

    1629

    文章

    21729

    瀏覽量

    603030
  • 數字信號處理

    關注

    15

    文章

    560

    瀏覽量

    45846
收藏 人收藏

    評論

    相關推薦

    FPGA實現高速FFT處理器的設計

    FPGA實現高速FFT處理器的設計介紹了采用Xilinx公司的Virtex - II系列FPGA
    發表于 08-12 11:49

    一種基于FPGA的可配置FFT IP核實現設計

    多個蝶形處理器并行運算,能對較高的數據采樣率進行運算,但其硬件規模較大,當在FPGA上要實現較大點數的FFT時較為困難。(2)串行方法,采用
    發表于 07-03 07:56

    如何設計一個基于FPGA移位寄存流水線結構的FFT處理器

    本文設計的FFT處理器,基于FPGA技術,由于采用移位寄存流水線結構,實現了兩路數據的同時輸入
    發表于 04-28 06:32

    求一種基于FPGA的64點FFT處理器的設計方案

    討論了一種基于FPGA的64點FFT處理器的設計方案,輸入數據的實部和虛部均以16位二進制數表示,采用基2DIT-FFT算法,以Altera
    發表于 04-29 06:25

    一種基于FPGA實現FFT結構

    本文討論了一種可在FPGA實現FFT 結構。該結構采用基于流水線結構和快速并行乘法器的蝶形處理器。乘法器
    發表于 09-11 15:46 ?16次下載

    基于FPGAFFT處理器的設計

    本文主要研究基于FPGA 的數據處理系統,內部包含一個1024 點的FFT 處理單元。FFT 部分采用
    發表于 12-19 16:18 ?59次下載

    基于FPGAFFT處理器的研究與設計

    本文利用頻域抽取基四算法,運用靈活的硬件描述語言-Verilog HDL 作為設計主體,設計并實現一套集成于FPGA 內部的FFT 處理器FFT
    發表于 01-20 14:33 ?40次下載

    基于FPGA的級聯結構FFT處理器的優化設計

    基于FPGA的級聯結構FFT處理器的優化設計   0 引 言   數字信號處理主要研究采用數字序列或符號序列表示信號,并用數字計算方法對
    發表于 12-28 11:07 ?2119次閱讀
    基于<b class='flag-5'>FPGA</b>的級聯結構<b class='flag-5'>FFT</b><b class='flag-5'>處理器</b>的優化設計

    OFDM系統中IFFT與FFT處理器實現

    提出了Radix-4 FFT的優化算法,采用該優化算法設計了64 點流水線IFFT/FFT 處理器,該處理器可以在64 個時鐘周期內僅
    發表于 12-14 16:03 ?47次下載
    OFDM系統中IFFT與<b class='flag-5'>FFT</b><b class='flag-5'>處理器</b>的<b class='flag-5'>實現</b>

    基于FPGAFFT信號處理器的設計與實現

    本文主要研究如何利用FPGA實現FFl’算法,研制具有自主知識產權的FFT 信號處理器
    發表于 03-21 16:22 ?44次下載

    基于FPGA的1024點高性能FFT處理器的設計鐘冠文

    基于FPGA的1024點高性能FFT處理器的設計_鐘冠文
    發表于 03-19 11:36 ?10次下載

    基于FPGAFFT實現方案

    兩種:軟件(軟件編程)和硬件(專用ASIC芯片)。DSP軟件編程實現速度較慢,不能滿足FFT算法高速、實時的場合;專用芯片在速度上能滿足要求,但外圍電路復雜,可擴展性差,
    發表于 11-09 10:58 ?11次下載
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>FFT</b><b class='flag-5'>實現</b>方案

    基于FPGA器件實現微波接力機中的FFT模塊設計

    實現FFT的工程,目前通用的方法是采用DSP、FFT處理電路及FPGA。用DSP
    發表于 07-27 17:52 ?1457次閱讀
    基于<b class='flag-5'>FPGA</b>器件<b class='flag-5'>實現</b>微波接力機中的<b class='flag-5'>FFT</b>模塊設計

    使用FPGA實現流水線結構的FFT處理器論文講解

    針對高速實時信號處理的要求,介紹了用現場可編程邏輯陣列(FPGA實現的一種流水線結構的FFT處理器方案。該
    發表于 01-25 14:51 ?12次下載
    使用<b class='flag-5'>FPGA</b><b class='flag-5'>實現</b>流水線結構的<b class='flag-5'>FFT</b><b class='flag-5'>處理器</b>論文講解

    采用FPGA實現FFT算法示例

     目前,硬件實現FFT算法的方案主要有:通用數字信號處理器(DSP)、FFT專用器件和現場可編程門陣列(FPGA)。DSP具有純軟件
    的頭像 發表于 05-11 15:31 ?2673次閱讀
    <b class='flag-5'>采用</b><b class='flag-5'>FPGA</b><b class='flag-5'>實現</b><b class='flag-5'>FFT</b>算法示例
    主站蜘蛛池模板: 高h 纯肉文| 免费A级毛片无码无遮挡内射 | 阿v天堂2017在无码| 无人区国产片| 免费观看a视频| 花季v3.0.2黄在线观看| 大学生第一次破女在线观看| 伊人22222| 亚洲精品欧美精品中文字幕| 日本调教网站| 麻豆精品传媒卡一卡二传媒短视频| 国产精品永久AV无码视频| A级毛片高清免费网站不卡| 一区精品在线| 亚洲成AV人电影在线观看| 日韩精品一区二区三区色欲AV| 毛片手机在线观看| 精品国产品在线18年| 国产乱码免费卡1卡二卡3卡四卡| MATURETUBE乱妇| 99精品观看| 最近中文字幕在线中文高清版| 亚洲AV成人片色在线观看网站 | 最新色导航| 一品道门在线视频| 亚洲精品国产第一区第二区| 少妇伦子伦情品无吗| 欧美午夜不卡在线观看| 理论片87福利理论电影| 久久精品一区二区免费看| 红桃传媒少妇人妻网站无码抽插| 国产精品视频第一区二区三区| 国产不卡在线观看视频| 纲手裸乳被爆白浆| 范冰冰hdxxxx| 打扑克床上视频不用下载免费观看| 99国产精品成人免费视频| 92国产精品午夜免费福利视频| 2019一級特黃色毛片免費看| 一个吃奶两个添下面H| 一本道本线中文无码|