引言

隨著大規模集成電路的快速發展，系統設計已從傳統的追求大規模、高密度逐漸轉向提高資源利用率，使有限的資源可以實現更大規模的邏輯設計。利用現場可編程邏輯器件FPGA的多次可編程配置特點，通過重新下載存儲于存儲器的不同系統數據，從而實現不同的芯片邏輯功能，可以在很大程度上提高資源利用率。原始配置FPGA的方法是硬件設計者根據需求設計生成配置數據流，然后通過專用配置芯片對FPGA進行配置，例如通過下載電纜將配置數據流存儲到FPGA配置存儲芯片中，該方法的整個過程需要芯片廠商的專用軟件參與。因此，該配置方法對依賴下載電纜，適合于產品研制過程中下載配置操作，且有一定的局限性，不適用對產品應用中的系統升級或系統重構。

結合對FPGA重配置方案的軟硬件設計，本文通過PC機并通過總線(如PCI總線)將配置數據流下載到硬件功能模塊的有關配置芯片，從而完成配置FPGA的全過程。該方法的軟件部分基于Visual C++的開發環境，并用C++語言開發動態連接庫，以用于軟件設計應用程序部分的調用。文中詳述了上層用戶對配置文件的處理、調用動態連接庫中的發送函數、將配置數據流發送給硬件的軟件設計過程，并通過建立用戶與硬件的握手聯系，來提高配置數據的傳輸率。

1 FPGA的可重配置硬件方案

本文給出的設計方案將FPGA的配置程序文件看作一個“對象”，邏輯設計者先將所要完成的工作程序生成這樣的一個“對象”，然后由上位機通過某種通訊接口模塊及邏輯控制模塊，將其下傳到FPGA的配置芯片中來完成FPGA器件的重新配置，即通過對FPGA邏輯的重配置來完成系統的重構或升級。邏輯設計者最終通過上位機用戶界面的簡單操作，即可完成硬件功能模塊的工作方式重構，其可重配置的系統硬件結構框圖如圖1所示。

圖1中借用原系統DSP處理器的控制功能來完成上位機控制命令及下載數據的接收，上位機與系統之間采用PCI總線接口。上位機命令由DSP處理器進行解析，并隨后發送到配置芯片控制器中，配置芯片控制器可由CPLD器件構成，它的編程采用EEPROM或FLASH技術，且無需外部存儲器芯片。

在設計中，上位機通過PCI總線建立通信并發送配置命令及數據至DSP，DSP以串行方式通知配置芯片控制器發送控制命令以及要進行配置的數據包，同時，配置芯片控制器在解析命令后，還應執行相應的操作，并完成FPGA配置芯片所需的下載時序及配置數據。配置芯片的數據下載過程稱為編程操作，編程完成后，再啟動配置操作，即可進行FPGA從配置芯片讀取新的系統配置程序過程。與常用的FPGA配置方法相比較，本文所采用的FPGA可重構設計的硬件結構更加簡單，用戶操作也更加方便，而且在對FPGA的配置芯片寫入配置程序數據的時候，并不會影響到FPGA的繼續工作，系統重構的時隙也更小。

DSP控制程序一般采用中斷等待的設計思想，處理器上電啟動后，首先對自身的工作方式進行設置，然后對系統各個功能模塊進行初始化操作，使其工作在一個確定的已知狀態下。之后，在完成系統的初始化以后，DSP程序進入空閑等待狀態，直到標志著上層命令已送達控制邏輯的中斷信號有效，程序再從空閑等待狀態進入中斷服務程序，然后判斷是系統配置命令，還是其他工作命令。若接收到配置命令，則進入串口中斷服務程序，隨后判斷配置命令的類別，并進入相應的子函數程序，包括配置模式、用戶模式、擦除、擦除延時、寫數據等多個子函數。配置模式是指系統通過發送控制命令來獲取FPGA配置芯片的數據信號線、時鐘信號線以及片選信號線的控制權，從而進行讀寫操作。調用配置模式子函數后，發送不同的命令控制字，便可以選擇配置不同的配置器件。

本系統中的邏輯電路平臺由2片Altra公司FPGA芯片構成，其對應的配置芯片分別為EPCS16和EPCS1器件，設計中，可以分別為這兩片配置芯片設置各自的32位控制字。用戶模式子函數可在系統對EPCS配置芯片的寫數據操作完成后，通過系統發送控制命令來釋放配置芯片EPCS的數據信號線、時鐘信號線以及片選信號線的控制權，這樣，FPGA將恢復到用戶所設置的工作模式。

2 可重配置軟件方案

用戶發送配置數據流到EPCS對FPGA進行配置的結構圖如圖2所示，其中PC機部分為上位機配置控制的用戶軟件宿主。配置控制軟件主要包括用戶應用程序(Win32應用程序)、儀器驅動程序、總線驅動程序三部分，總線驅動位于整個軟件系統的最底層，可通過硬件抽象層(HAL)直接與硬件進行交流。儀器驅動位于總線驅動和用戶應用程序之間。它對上可為屏蔽底層工作細節提供應用程序調用的接口函數，對下則可發送命令或接收數據。用戶應用程序則位于軟件結構的最上層，可通過調用儀器驅動程序，間接地與底層進行交互。其結構圖如圖3所示。

Windows XP操作系統中的驅動程序開發主要是基于Win32模式驅動程序，即基于WDM(Win32 Driver Model)。在WDM驅動模型中，每個硬件設備至少有兩個驅動程序：總線驅動程序和功能驅動程序。其中總線驅動程序由Windows提供，需要考慮的是負責實現PCI設備邏輯功能的功能驅動程序。所以，驅動程序分為以動態鏈接庫形式的儀器驅動程序和以WDM格式的底層的接口驅動程序。前者用于實現對目標硬件的操作，即下載配置數據流對FPGA的配置；后者則可實現資源分配、接口管理及數據的控制傳輸。

3配置數據分析

本設計中的應用軟件所要下載的配置數據流是由硬件設計者根據需求提供的，是以二進制形式存儲的.rpd文件?？梢愿鶕煌腇PGA來選擇不同的外圍存儲芯片(如EPCS1，EPCS16)，從而生成不同大小的配置數據流。由于軟件設計中，每次下發的數據一定，所以，由數據流的大小就能決定循環發送數據的次數。

由于硬件設計者提供的.rod文件中的數據并不是原始的配置數據，而是所要配置的數據經過反轉生成的新的配置數據流，所以，要先將.rpd中的數據反轉處理后再發送給硬件。通過用戶界面可以二進制的形式打開.rod文件并讀數，將配置數據流以單字節的形式暫存在一數組中，然后對數據進行反轉處理。數組中每個單字節數據的反轉過程為：unsigned char strl=DE，反轉后為strl=7B，定義無符號char型變量bi(i為小于8的整數)，可由下面的轉換完成：

由此可以得到：strl=7B。對反轉處理生成的單字節數據經過組合處理后，最終便可得到對FPGA進行配置所需要的數據流。

4儀器驅動函數的設計

根據硬件設計，儀器驅動需將配置數據以長整型的形式發送，即32位。因為配置數據的長度為16位，所以發送數據時，每次要傳兩個數，高16位和低16位分別放一個數。當應用程序打開.rpd文件時，應將其中配置數據流保存在數組ww[f]中，而反轉處理后得到的數據依然放在數組ww[f]中并覆蓋原來的數據，然后根據公式(1)進行組合處理，以得到最終要發送的32位數據并保存在長整型數組comdata[f]中。數組comdata[j]中的每個數據實際上包含兩個配置數據，第一個數放在高16位，第二個數放在低16位，依次類推。確定好數據后，便可以調用動態連接庫中的發送數據函數并發送給硬件。

comdata[j]=(ww[i]<<24)∣(ww[i+1]<<16)∣(ww[i+2]<<8)∣ww[i+3](1)

應用程序可以通過DeviceI／OControl ( )函數和WDM進行通信，DeviceI／OControl ( )既可以讀數據，也可以寫數據，常用于數據量較小的情況下。在軟件設計中，發送配置數據可通過調用DeviceI／OControl()完成。根據硬件要求，每次可下發1022個配置數據到cyclone (即循環發LONG型數據511次)，然后由cyclone給DSP一個中斷信號，DSP接到中斷信號后，即進入中斷程序，開始接收配置數據。當應用程序調用發送數據函數時，可先確定要發送的配置數據大小，再計算發送的次數。為了盡可能的減小發送時間，有效完成數據的發送與配置，應在軟件設計中建立與底層硬件的握手聯系。用戶每發送1022個數據便進入等待狀態，在等待期間，DSP可把接收到的數據轉化為EPCS所需要的配置數據流。當DSP處理完這段數據后，就給上層用戶發送一個握手信號，用戶接收到握手信號，便進入下一個1022的發送，如果最后一次發送的數據不夠1022個，則用0xFFFF補足1022個數據，如此循環處理，直到數據發送完畢。發送完畢后，再給硬件繼續發送一個配置命令，DSP接到該命令后，又開始對cyclone進行配置，從而完成整個配置過程。圖4和圖5分別是配置數據和發送數據的軟件工作流程。

圖6為上位機配置控制界面，圖中給出了2片配置芯片的配置過程，這是采用Visual C++和NIMeasurement Studio聯合編程方式的標準用戶界面。其中Visual C++提供了友好的界面及用戶熟悉的Windows風格界面，并可以調用CVI中提供的控件庫和庫函數。

5 結束語

本文給出了一種基于VC++程序的FPGA可重配置的實現方案，該方案在配置過程中，用戶可以通過調用自己的邏輯配置文件和程序來完成處理轉換，并控制下載，從而實現用戶系統的FPGA在系統編程。該方法可有效提高系統配置的效率，并為產品的升級、重構，以及用戶產品二次開發提供了良好手段。此外，借助互聯網技術，本設計還可以支持遠程下載功能。(王方，王志剛 電子科技大學自動化工程學院)