引言

無人機廣泛應(yīng)用于軍事偵察以及民用測繪等領(lǐng)域，其中的機載視頻圖像系統(tǒng)是機載電子系統(tǒng)中的重要環(huán)節(jié)之一。無人機在高空飛行中對地面景物攝像，所得圖像幀內(nèi)目標(biāo)像素小且目標(biāo)數(shù)量大，這要求增大圖像分辨率以提高目標(biāo)物體的辨識度。此時數(shù)據(jù)量隨之顯著增加，與有限的無線帶寬資源成為矛盾，故要求應(yīng)用高效的視頻編解碼技術(shù)。在偵察等特殊應(yīng)用領(lǐng)域要求視頻傳輸?shù)膶崟r性，此時需要保證實時的視頻編解碼以及較小的圖像延遲。在需多路視頻傳輸且總數(shù)據(jù)率固定的情況下，可通過降低單路視頻分辨率或提高單路壓縮比來實現(xiàn)，故系統(tǒng)應(yīng)可動態(tài)切換分辨率和壓縮比，具備較大的靈活性。無人機與地面的通信中，除了要回傳視頻數(shù)據(jù)以外，還要向地面?zhèn)鬏旓w行器本身的下行遙測數(shù)據(jù)，若采用兩個獨立信道會導(dǎo)致傳輸效率較低，此時設(shè)計一個包括傳統(tǒng)遙測數(shù)據(jù)和視頻數(shù)據(jù)的廣義遙測系統(tǒng)成為必需。

本文設(shè)計并實現(xiàn)了一種基于FPGA和DSP的機載高清視頻圖像系統(tǒng)，包括機載設(shè)備端和地面站端兩部分，最高支持分辨率為1 280× 720，每秒25幀的MPEG-4實時視頻編解碼，碼速率在5 Mbps以下。并可通過上行遙控指令動態(tài)切換圖像分辨率和視頻碼率，同時實現(xiàn)了視頻數(shù)據(jù)與遙測數(shù)據(jù)的組幀傳輸。

本文首先對機載視頻圖像遙測系統(tǒng)進行概述，提出了系統(tǒng)的總體實現(xiàn)結(jié)構(gòu)。然后具體給出系統(tǒng)的設(shè)計，分為硬件平臺和程序算法兩部分。硬件平臺設(shè)計包括機載端視頻采集、FPGA和DSP處理器和地面端CPCI總線接口的設(shè)計，程序算法設(shè)計包括視頻編解碼算法、機載端DSP程序和地面端上位機軟件的設(shè)計。文章最后給出了系統(tǒng)掛飛實驗的結(jié)果并作以總結(jié)。

1 系統(tǒng)概述

機載視頻圖像系統(tǒng)主要由機載設(shè)備端和地面站端兩部分組成，系統(tǒng)總體結(jié)構(gòu)圖如圖1所示。

1）機載設(shè)備端

視頻AD將影像傳感器輸出的高清視頻模擬信號進行模數(shù)轉(zhuǎn)換傳遞給FPGA，F(xiàn)PGA將預(yù)處理后的原始數(shù)字視頻數(shù)據(jù)傳遞給DSP進行實時視頻編碼，DSP完成視頻編碼后將壓縮碼流回傳給FPGA，在FPGA 中，壓縮視頻碼流與下行遙測數(shù)據(jù)組幀后進入調(diào)制部分；同時上行遙控指令進入FPGA，對圖像分辨率、視頻碼率進行控制。

2）地面站端

解調(diào)后的數(shù)據(jù)進入FPGA，F(xiàn)PGA將視頻數(shù)據(jù)與遙測數(shù)據(jù)分離，其中遙測數(shù)據(jù)進入后續(xù)的分析處理，視頻數(shù)據(jù)經(jīng)PCI9054，通過CPCI接口上傳給上位機，上位機完成對視頻壓縮碼流的實時解碼播放以及存儲回放。

2 系統(tǒng)設(shè)計

2.1 硬件平臺

2.1.1 機載端視頻采集

高清模擬視頻信號為保證信號質(zhì)量，常采用分量輸出格式，如亮度信號（Y）和色差信號（Cr、Cb）三分量輸出，同時場同步和行同步信號可采取疊加在分量信號上的內(nèi)同步方式輸出。本系統(tǒng)中高清視頻信號采用720 P（1 280×720）格式，25幀／秒，選用TI公司的視頻ADC芯片TVP70025I完成該高清模擬視頻的模數(shù)轉(zhuǎn)換，采樣精度及方式選取為8位，4：2：2（Y：Cb：Cr）采樣。TVP70025I與外部器件連接關(guān)系如圖2所示。TVP7OO25I輸出數(shù)字化視頻分量（Y、Cb和Cr）、數(shù)據(jù)時鐘（DATACLK）、場同步（VS0UT）和行同步（HSOUT）信號給FPGA，DSP通過I C總線對TVP70025I內(nèi)部寄存器進行初始化設(shè)置，并啟動模數(shù)轉(zhuǎn)換過程。

2.1.2 機載端DSP+FPGA處理器

機載端處理部分主要完成數(shù)字視頻信號獲取、視頻壓縮編碼和遙控遙測接口功能，考慮到DSP強大的數(shù)字信號處理能力和FPGA 的大規(guī)模邏輯設(shè)計能力，系統(tǒng)采用FPGA+DSP的硬件架構(gòu)。

FPGA 選用Altera 公司StratixII 系列芯片EP2S30F672C5，該芯片有豐富的邏輯資源和嵌人式存儲器，支持LVTTL、LVDS等接口電平標(biāo)準(zhǔn)。主要功能設(shè)計如圖3所示。

包括以下3個方面：

1）數(shù)字視頻獲取

FPGA通過TVP70025I輸出的場同步和行同步信號判斷一場和一行視頻的起始，接收原始視頻數(shù)據(jù)（Y／Cb／Cr）并存人FPGA 內(nèi)部開辟的FIFO之中，考慮到數(shù)據(jù)傳輸?shù)母咝裕杈彺嫒舾尚袌D像并一次性傳遞至DSP，由于FPGA內(nèi)部存儲器有限，故外掛SRAM 作為數(shù)據(jù)緩沖。

2）DSP與FPGA間數(shù)據(jù)傳輸

DSP與FPGA之間通過DSP的EMIFA 接口連接，F(xiàn)PGA內(nèi)開辟FIFO 或者寄存器，DSP通過EMIFA讀寫FIFO或寄存器內(nèi)的數(shù)據(jù)實現(xiàn)數(shù)據(jù)傳輸。本系統(tǒng)中分別開辟原始視頻FIFO（Y／Cb／Cr 3個）、壓縮視頻FIFO和遙控指令寄存器，對應(yīng)于DSP中的5個地址空間，以地址線的最高3位進行區(qū)分。考慮到最大數(shù)據(jù)吞吐率為原始視頻的傳遞，EMIFA 數(shù)據(jù)寬度設(shè)為32位，數(shù)據(jù)時鐘選取4O M Hz。

3）遙控及遙測

本系統(tǒng)中可接受地面測控站傳遞的上行遙控指令，通過改變采樣方式，對視頻分辨率進行切換，包括QCIF（176×144）、CIF（352×288）、標(biāo)清（720×576）和高清（1 280×720）4種模式。同時可根據(jù)遙控指令改變編碼算法中的參數(shù)，進而實現(xiàn)視頻數(shù)據(jù)的碼率控制，分為最高至最低5個碼率等級。

編碼后的視頻數(shù)據(jù)與下行遙測數(shù)據(jù)進行組幀，作為整體碼流進入調(diào)制階段。系統(tǒng)中設(shè)計幀格式如表1所示。

每大幀包括64個子幀，以1字節(jié)子幀計數(shù)標(biāo)識，大幀計數(shù)以兩字節(jié)時統(tǒng)信息標(biāo)識。前63個子幀用于傳輸視頻數(shù)據(jù)，考慮到采用變長視頻編碼算法后每幀壓縮圖像字節(jié)數(shù)不固定，組幀過程中需填充無效字節(jié)以保證每子幀中1 022字節(jié)的視頻數(shù)據(jù)，故我們以兩字節(jié)有效字節(jié)數(shù)來標(biāo)識有效的視頻字節(jié)數(shù)。第64子幀用于傳輸遙測數(shù)據(jù)。每個子幀以3字節(jié)同步碼作為結(jié)束。

DSP選用TI公司的新一代高性能定點DSPTMS320C6455，它基于C64x+ 內(nèi)核結(jié)構(gòu)，片內(nèi)采用L1／L2兩級緩存結(jié)構(gòu)，主頻達1.2 GHz，最大峰值速度9 600 MIPS。

此外，TMS32OC6455擁有豐富的外部接口，如總線接口（FC等）和外部存儲器接口（EMIFA、DDR2）等。主要功能設(shè)計如圖4所示。

DSP部分的設(shè)計主要為存儲空間的分配，本系統(tǒng)中分配方式如表2所示。其中CE2空間主要用于與FPGA之間的數(shù)據(jù)交互，CE3空間主要用于代碼的非易失性存儲，CE0空間主要作為程序和數(shù)據(jù)運行的外部空問。

地面端采用FPGA+PCI接口芯片的架構(gòu)實現(xiàn)，其中，F(xiàn)PGA主要完成視頻與遙測數(shù)據(jù)分離以及接口時序等功能，而PCI協(xié)議部分由接口芯片來實現(xiàn)，該種方式減小了FPGA的邏輯設(shè)計量。系統(tǒng)中FPGA選用Ahera公司Cyclone系列芯片EPIC12Q24oc8，PCI接口芯片選用PLX公司的PCI9054。PCI9054的PCI總線接口與CPCI插槽相連，本地總線接口與FPGA相連，EEPROM 用于加載配置數(shù)據(jù)。

2.2 程序算法

2.2.1 視頻編解碼算法

目前使用較多的視頻編解碼標(biāo)準(zhǔn)有國際標(biāo)準(zhǔn)化組織（ISO）與國際電工委員會（IEC）制定的MPEG一4標(biāo)準(zhǔn)，以及IS0和國際電信聯(lián)盟（ITU）制定的H.264標(biāo)準(zhǔn)。相比MPEG一4標(biāo)準(zhǔn)，H.264的復(fù)雜度高，尤其對于高分辨率的應(yīng)用，硬件實現(xiàn)難度很大，而MPEG一4以其實現(xiàn)復(fù)雜度低，同時適用于高低碼率視頻的特點，在嵌入式視頻編解碼系統(tǒng)中得到了廣泛的應(yīng)用。考慮到以上幾點，本系統(tǒng)中選用MPEG一4標(biāo)準(zhǔn)作為視頻編解碼算法。

系統(tǒng)中選用開源的MPEG一4視頻編解碼器XVIDSimple Profile作為源代碼。機載端完成視頻編碼功能。

將源代碼去除用戶交互等部分冗余代碼后，完成向TMSC320C6455平臺的移植。針對PC的XⅥD程序并不能滿足實時編碼的要求，需對程序進行優(yōu)化：提高運行速度。首先對部分算法進行了優(yōu)化，采用基于預(yù)測的運動估計 。其次進行代碼優(yōu)化：第一步利用CCS軟件分析各部分代碼的耗時，觀察出效率較低的部分；第二步采取C語言級別的優(yōu)化，如使用關(guān)鍵字、偽指令向編譯器提供優(yōu)化信息，使用內(nèi)聯(lián)函數(shù)，編寫軟件流水等；第三步選出第二步優(yōu)化效果不明顯的代碼段，如量化／逆量化、1／2像素內(nèi)插、運動補償部分，用線性匯編改寫。地面站端的上位機完成視頻解碼功能，經(jīng)測試源代碼即可滿足視頻解碼的實時性。

2.2.2 機載端DSP程序

DSP程序分為主程序和中斷程序兩部分，其流程圖如圖5所示。系統(tǒng)上電或復(fù)位后，DSP開始運行主程序，首先完成DSP內(nèi)部鎖相環(huán)、EMIFA接口、DDR2接口、I C總線以及中斷的初始化，此時DSP進入正常工作狀態(tài)。然后通過EMIFA接口讀取FPGA中的遙控指令寄存器，獲取分辨率和視頻碼率信息。接下來根據(jù)獲取的信息初始化MPEG-4編碼算法的相應(yīng)參數(shù)，對視頻ADC進行配置并啟動視頻采集。FPGA在視頻ADC啟動后，每采集4行原始視頻向DSP提出一次中斷。DSP響應(yīng)中斷后，通過EMIFA讀取4行原始視頻，并輸出1 264字節(jié)視頻壓縮碼流。以高清（1 280×720）為例，需180次中斷完成一幀圖像的傳遞，且支持每幀圖像壓縮后最大為220 K字節(jié)。主程序判斷新的一幀到來后，開始對這一幀進行編碼。原始視頻及壓縮碼流存儲區(qū)均采用乒乓操作，與FPGA 的數(shù)據(jù)傳遞采用EDMA方式，故編碼與數(shù)據(jù)傳輸互不影響，保證了實時性。

2.2.3 地面端上位機軟件

地面端上位機軟件界面采用VC MFC編寫，CPCI設(shè)備驅(qū)動程序采用Driver Studio編寫，軟件主要完成通過CPCI接口對視頻壓縮碼流的讀取、實時視頻解碼播放、視頻文件保存回放等功能。軟件操作簡便、人機交互良好，界面如圖6所示。

3 實驗結(jié)果

本文設(shè)計的機載高清視頻圖像系統(tǒng)設(shè)備體積小，功耗低，可靠性高，圖7（a）、（b）分別為機載設(shè)備端板卡與地面站端板卡實物圖。

本系統(tǒng)成功進行了有人機掛飛實驗，共進行了兩次實際飛行。每次的飛行測試時間為2 h，飛行高度為3 km，飛行半徑為5 km，飛行速度在200 km／h左右。實驗結(jié)果表明系統(tǒng)實現(xiàn)了分辨率為176×144、352×288、720×576和1 280×720，每秒25幀的MPEG-4實時視頻編解碼，同時支持視頻碼率控制，提供五個等級的視頻質(zhì)量的碼流，平均碼速率在5 Mbps以下。上位機解碼后視頻圖像層次清晰，色彩飽滿，系統(tǒng)帶來的圖像延遲小于500 ms，滿足無人機偵察等領(lǐng)域的需求。不同分辨率及碼率可通過遙控[1 ” 指令動態(tài)切換，同時遙測數(shù)據(jù)正確與視頻數(shù)據(jù)組幀并分離，表明機載高清視頻圖像系統(tǒng)與遙控遙測系統(tǒng)得到了很好的融合。

4 結(jié)論

本文設(shè)計并實現(xiàn)了一種基于FPGA+DSP的機載高清視頻圖像系統(tǒng)，包括機載設(shè)備端和地面站端兩部分，具備以下特點：

1）最高支持720 P，每秒25幀的MPEG一4實時視頻編解碼，滿足當(dāng)今無人機對高分辨圖像的需求；

2）視頻分辨率及碼率可通過遙控指令動態(tài)切換，視頻與遙測數(shù)據(jù)組幀傳輸，實現(xiàn)與傳統(tǒng)遙控遙測系統(tǒng)的融合；

3）設(shè)備體積小、功耗低、可靠性高，滿足機載苛刻的環(huán)境要求。