色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

微控制器的FPGA接口的設計與實現方案介紹

電子設計 ? 來源:郭婷 ? 作者:電子設計 ? 2019-06-10 08:15 ? 次閱讀

將近一半的嵌入式設計用到FPGA,僅次于微控制器。FPGA可用于執行任何膠合邏輯、自定義IP 、計算密集型算法加速器。通過采取一些處理任務, FPGA可以幫助提高系統性能,從而使單片機從周期密集的任務中騰出部分時間。FPGA還提供優良的性能特點和更的靈活性,以適應不斷變化的標準。

基于FPGA的MCU設計有兩種基本實現方式:一種是在FPGA邏輯結構中內置MCU軟核;一種是使用基于離散FPGA的標準MCU產品。FPGA內置軟核有效果,但與標準MCU相比,該方式實現一個微控制器是比較昂貴和耗電的。尤其是使用基于32位ARM的內核。結果,基于FPGA內置軟核的FPGA MCU設計只占三分之一。其余的三分之二是基于離散FPGA的標準微控制器產品。

標準微控制器產品和FPGA都沒有有效的發展兩者之間的通信,甚至使用不同的語言。因此,它們之間的接口將是一種挑戰。FPGA的沒有任何專門的邏輯電路來與微控制器通訊。首先,這種邏輯模塊的設計必須從零開始。其次,微控制器和FPGA之間的通信是異步的。特別是需要使單片機與FPGA時鐘域同步。最后,無論是接口,還是微控制器總線,都存在瓶頸問題。MCU和FPGA之間的信息傳遞通常需要在MCU總線上循環,且通常占用資源(PIO or EBI)影響傳遞速度。因此必須注意避免與外部SRAM或閃存和微控制器總線的瓶頸問題。

MCU的FPGA接口基本上有三種硬件選擇:可編程的I / O(PIO);外部總線接口( EBI的),如果有的話;最后,MCU之間的一個專門的接口,先進的高速總線( AHB )和FPGA 。該方法的使用依賴于高端應用和市場期望。

PIO接口

通過PIO 連接MCU和FPGA相對簡單數據傳輸來說比較簡單,包括傳輸32位的地址, 32位數據,還有一些控制信號的控制。這就需要一個32位的PIO和一個2位PIO(圖1) 。

微控制器的FPGA接口的設計與實現方案介紹

圖1 PIO連接FPGA

為了將數據傳輸到FPGA,PIO中的雙向緩沖器方向必須設置為輸出。數據傳輸到FPGA的軟件算法實現如下:

PIO_DATA = ADDRESS; // Pass the address to write

PIO_CTROL = START | WR; // Send start of address cycle

PIO_CTROL = CLEAR; // Clear PIO ctrl, this ends the address cycle

PIO_DATA = DATA; // Set data to transfer

PIO_CTROL = START; // Data is ready in PIO

PIO_CTROL = CLEAR; // This ends the data cycle

從FPGA讀取數據的方法相似。同樣,PIO中的緩沖區首先必須設置為輸出,然后改變方向為輸入從FPGA讀取數據,下面是執行代碼:

PIO_DATA = ADDRESS; // Set the address to read

PIO_CTROL = START | RD; // Send start of address cycle

PIO_CTROL = CLEAR; // Clear PIO ctrl, this ends the address cycle

PIO_DATA_DIR = INPUT; // Set PIO-Data direction as input to receive the data

DELAY(WAIT_FOR_FPGA); // wait for the FPGA to send the data

DATA_FROM_FPGA = *PIO_DATA; // Read data from FPGA

上述算法是一個基本的傳輸,更先進的算法是必要在ARM微控制器和FPGA之間建立適當的通信。特別要注意的是,確保數據的可靠性,例如沒有因高速或等待周期造成資料遺失等。

訪問時間計算的總和:

T訪問-PIO=t1+處理階段+t2+數據階段

使用最大優化的GCC編譯器,系統大約需要55個AHB周期向FPGA執行寫操作(圖2)。

微控制器的FPGA接口的設計與實現方案介紹

圖2 PIO向FPGA 寫數據

假設t2(FPGA的等待響應時間)也大約是25個 AHB周期,系統大約需要85個AHB周期從FPGA進行讀操作(圖3)。

微控制器的FPGA接口的設計與實現方案介紹

圖3 PIO從FPGA讀取數據

MCU自身接口連接非常簡單和直截了當。然而,在FPGA里必須用特殊的邏輯來解碼所有的由PIO生成的業務流。在大多數情況下,微控制器的業務流是完全異步。因此,FPGA必須能夠從微控制器中過采樣控制信號;否則,FPGA將錯過時間窗口且業務流將不會最終到達FPGA內。

因為處理器專門負責維持PIO工作,所以處理時間消耗很大。雖然CPU是從事數據傳輸,它還是不能做別的事了。因此,這一解決方案有可能使系統處理陷入癱瘓。DMA不可能使用的PIO接口,所以程序員必須限制的數據帶寬,以便其他任務能夠與MCU進行通訊。例如,如果有一個常規的進程要求100 %的處理器運行周期,同時又要與FPGA進行串行(SPI,USART或TWI)通信(讀或寫),那么這兩個進程必須有一個要等待。如果發送到或接受來自FPGA的數據沒有及時的存進緩沖區,那么到下一個字節/字數據時可能會溢出。從本質上講,嵌入式處理器成為受邤賴的數據移動硬盤。

通過外部總線接口連接(EIB)

許多32位微控制器有一個外部總線接口(EBI)模塊,它是為外部設備和基于ARM設備的存儲控制器之間傳輸數據而設計的。這些外部存儲控制器能夠處理幾種類型的外部存儲器和外圍設備,如SRAM,PROM,EPROM,EEPROM,flash和SDRAM。只要FPGA可以處理預定義存儲器接口,EBI也可用于FPGA的接口。在EBI中使用靜態存儲器接口(SRAM)對于FPGA通信來說是最好的,因為它設計簡單,且大多數設計者都熟悉它。至于PIO接口, FPGA不得不包含一個模塊,用來理解SRAM時間,并能產生一個響應返回微控制器(圖4)。

微控制器的FPGA接口的設計與實現方案介紹

圖4 EBI-SMC接口

圖5顯示了EBI讀SMC存儲器接口的標準時間,而圖6顯示了其標準寫周期。

微控制器的FPGA接口的設計與實現方案介紹

圖5 EBI-SMC讀周期

微控制器的FPGA接口的設計與實現方案介紹

圖6 EBI-SMC寫周期

注意:這些時間波形是默認的SMC規格。所有可編程參數顯示都基于外部設備的速度。

EBI的接口速度比PIO塊,是因為EBI有其自己的I / O,且大部分的信號是并行的。但是,如果外部設備很慢或引入等待狀態, EBI的速度優勢可能會受到損害。

跟PIO接口一樣, EBI接口必須由處理器或其他的主AHB來驅動。因此,實現帶寬的EBI的還依賴于軟件,并取決于它可以利用多少處理器時間。當然,可能受到帶寬的限制。這又可能限制了嵌入式處理器旨在實現的其他系統功能。

在MCU中使用專用的FPGA接口

基于ARM7的微控制器提供一個特殊接口,它允許FPGA通過DMA存取2個主AHB和四個副AHB直接接入MCU的內部AHB總線。在啟動時,一個外加的副AHB可用于重新映射ROM,它通過使用外部ZBT RAM具有PROM重新映射功能的FPGA來實現。

該接口還提供了FPGA接入14個副先進外圍總線(APB)、兩個全雙工的DMA通道、多達13個中斷優先編碼(IRQs)、兩個DMA傳輸的非編碼IRQs和32位共享可編程I/O。該FPGA接口通過微控制器接入預先定義的主副AHB(圖7)。

微控制器的FPGA接口的設計與實現方案介紹

圖7 MCU專用的FPGA接口

FPGA接口是基于多個并串行轉換器來編碼和解碼所有微控制器和FPGA之間的業務流。為了使兩個不同設備之間能進行有效的同步通信,必須滿足以下要求:

在FPGA必須能夠處理時鐘偏斜平衡和時延消除。賽靈思的FPGA采用DCM(數字時鐘管理器)強制性處理所有時延消除,且要求產生時鐘。Altera的器件需要使用鎖相環電路。該FPGA還必須為微控制器的內置接口提供配置和復位方式。它必須為微控制器提供的串行通信時鐘,頻率范圍應在100兆赫以上。ARM7的內部時鐘和串行時鐘之間的比率應為0.8或更低(ARM的時鐘/串行時鐘)。

FPGA接口是基于一套編碼和解碼AHB內部業務流的單元。各主從AHB編碼/解碼的數據傳輸通過使用專用并串行轉換器的MPIO來實行。由于傳送大量數據,一個單一的傳輸就消耗多個AHB總線時鐘周期。具體所需的時鐘周期取決于ARM7中的AHB時鐘、串行時鐘和FPGA中的AHB時鐘之間的比例。由于微控制器的AHB時鐘與FPGA中的AHB時鐘之間相互獨立, FPGA和微控制器可以在不同的頻率運行。甚是FPGA內的主或副AHB時鐘可以在不同的頻率運行。

微控制器和FPGA上的每個并串行轉換器阻滯都有一個互補的有限狀態機(FSM)與AHB總線打交道。因此,該接口可以借鑒EBI或PIO消除共同接口瓶頸的技術來處理同步傳輸問題。

帶有直接FPGA接口的微控制器幾乎所有的外圍都有DMA通道,有幾個DMA通道專用于FPGA的接口。多通道外圍DMA控制器( PDC )支持該DMAs,像其他兩種方法一樣,在FPGA、外設和存儲器之間傳輸數據時通過CPU卸荷。這避免了普通ARM7的帶寬限制,它被只有4萬比特每秒(Mbps)數據傳輸速率完全壟斷。

通過從CPU中卸下這一任務, PDC可以實現處理時間占85 %CPU周期,數據傳輸率12 Mbps。多重DMA通道是專為FPGA接口連接PDC多個特定應用的外設和接口而設的,不受微控制器的任何干預。在PDC中使用DMA專用通道,可以使ARM處理器有時間把重點放在處理器的繁重任務上,提高系統的總體性能和數據帶寬(圖8)。

微控制器的FPGA接口的設計與實現方案介紹

圖8 ARM7與FPGA接口

該并串行轉換器模塊能處理所有的AHB和串行通訊。它由一個有限狀態機(FSM)和移位器組成。有限狀態機解讀AHB,并與AHB對話。當主AHB初始化一個傳輸(讀/寫操作)時,FSM通過使用遵守的AHB協議的HREADY來引入等待狀態。FSM直接根據AHB時鐘和串行時鐘之間的比例來自動處理引入等待周期的數量。比例越小,引入的等待周期就越少。

FSM控制移位器,負責處理所有微控制器和FPGA之間的數據轉移(序列化),每周期傳輸在2個bits的數據。如果串行時鐘速率為100兆赫,移位器的傳輸速度為200 Mbps。

這些并串行轉換器模塊處理主口A / B、副口A / B和副口C/D,通過FPGA 內的“模式”模塊在復位時程序化,使可用的I / O數量盡可能多。設計者可以為一個單一的串行配置選擇使用所有的10個I / O線。在這種情況下,串行模塊將只處理一個的AHB接口。例如,如果用戶僅想使用AHB主口A,串行模塊將所有主口設定為“串行單配置” 。這種配置將改善轉換器之間的傳輸速度,從而加快了微控制器和FPGA之間的傳輸速度(圖9)。

微控制器的FPGA接口的設計與實現方案介紹

圖9 串行單配置

另一種選擇是配置串行模塊為“雙串行配置”使其能處理2個AHB接口,2個AHB (主/副)之間共用10個I / O線。在這種情況下,微控制器和FPGA之間的數據傳輸速率較低,但數據帶寬更高,因為有2個AHB接口可用。雙配置給另一個AHB接口重新使用一半以上的專用I / O(圖10)。

微控制器的FPGA接口的設計與實現方案介紹

圖10 雙串行配置

FPGA的接口邏輯

當通過EBI或PIOs執行一個FPGA接口時,工程師必須寫RTL代碼,讓FPGA與MCU進行溝通。直接FPGA接口微控制器供應商提供的所有RTL需要為每個具體的FPGA供應商建立適當的編碼和解碼通信限制。這種邏輯模塊產生一個重置,并提供不同模式下的重置條件。供應商提供的RTL可讓用戶來決定選擇哪些功能來。默認情況下,所有的模式位0 (表1)。

微控制器的FPGA接口的設計與實現方案介紹

表1 模式位

一個供應商提供的模板可用于FPGA接口的主從AHB實例。提供具體的例子。在FPGA模板,一個模塊所謂的“自定義MP”不費力的整合AHB / APB外設。因為系統將使用FPGA邏輯,此模板讓設計師使用遷移的兩片MCU加FPGA毫不費力的實現單芯片可定制微控制器。

外部ZBT-RAM和NVM/SDRAM/SRAM是可選的,它基于應用程序和系統要求。

設計人員還可以在FPGA添加非AHB邏輯,為添加與AHB總線無關的功能提供了靈活性。

在單一配置模式下,單一AHB接口從微控制器傳輸所有的AHB信息到FPGA需要4個AHB時鐘周期,反之亦然(圖11 ) 。在雙配置模式下,雙AHB接口從微控制器傳輸所有的AHB信息到FPGA需要8個AHB時鐘周期,反之亦然。

微控制器的FPGA接口的設計與實現方案介紹

圖11 通過直接FPGA接口傳輸的讀/寫時間

發生在ARM7 MCU和FPGA之間的相關傳輸時間如下:

? t1:標準時間——2個AHB周期;

? t2:FPGA傳輸所需時間(單一AHB接口4個周期,雙AHB接口8個周期);

? t3:FPGA的外設響應時間;

? t4:傳輸響應返回CAP7E的時間(單一AHB接口4個周期,雙AHB接口8個周期);

? t5:從FPGA到CAP7E AHB總線內部讀取響應/數據時間;

? t6:引入等待周期時間。

下面的公式是用來近似從ARM到FPGA外設的存取時間:

微控制器的FPGA接口的設計與實現方案介紹

注: t1和的t5相對于PIO和EBI是可以忽視的的AHB周期時間。

在數據傳輸速率低的情況下,如點陣式液晶顯示器,MCU到FPGA通過PIO或EBI接口就足夠了。然而,FPGA和MCU之間或其他一些外設和存儲器的高數據傳輸率可以完全占用CPU周期和給外設創造瓶頸。舉例來說, TFT液晶彩色圖形將需要傳輸大量的數據到液晶顯示器幀緩沖區,這最有可能完全占用CPU和EBI。這種應用將更好地執行從微控制器到FPGA的直接接口連接,而允許液晶數據通過DMA傳輸,使處理器空出時間處理其他事和使EBI空出時間傳輸其他數據,如從閃存運行主要應用軟件,或TFT液晶顯示器為單個或多個幀緩沖區使用SDRAM。

此外, FPGA中的AHB邏輯定義類似MCU,猶如它在微控制器“內部”。這使得未來設計路線很容易就轉移到可定制微控制器。

直接FPGA接口的發展時間也較短,因為接口已經在微控制器內部定義且邏MCU供應商提供了FPGA的輯模塊。設計者不需要寫入任何接口RTL 。帶專用FPGA接口的微控制器將會提高整個系統的性能和設計的易用性。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 微控制器
    +關注

    關注

    48

    文章

    7542

    瀏覽量

    151318
  • FPGA
    +關注

    關注

    1629

    文章

    21729

    瀏覽量

    603016
  • 液晶顯示器
    +關注

    關注

    11

    文章

    576

    瀏覽量

    43629
收藏 人收藏

    評論

    相關推薦

    針對微控制器應用的FPGA實現

    針對微控制器應用的FPGA實現
    發表于 08-20 23:47

    怎么通過FPGA實現微控制器

    親愛的朋友們,我聽說我們甚至可以通過FPGA實現微控制器。例如,我們可以用FPGA實現AVR micro。我的問題是:我們怎樣才能使用它?假
    發表于 03-22 07:32

    基于XCCV3004HQ240芯片的8051微控制器接口設計

    on a single Chip)的設計中,8051IP核就是其中的一種。本文就是采用Xilinx公司的FPGA芯片來實現外圍器件與8051微控制器接口,它可以和8051IP核一起
    發表于 05-24 05:00

    如何將微控制器FPGA連接?

    晚上好,如何將微控制器FPGA連接?如何使用微控制器配置FPGA?如何使用微控制器或軟件程序為FPGA
    發表于 03-25 09:22

    請問如何實現微控制器FPGA接口設計?

    基于FPGA的MCU設計有兩種基本實現方式如何實現微控制器FPGA接口設計
    發表于 05-06 10:05

    應用串行外圍接口實現微控制器間通信

    應用串行外圍接口實現微控制器間通信:
    發表于 06-23 10:54 ?24次下載
    應用串行外圍<b class='flag-5'>接口實現</b>多<b class='flag-5'>微控制器</b>間通信

    基于FPGA的航天相機控制器接口的設計

    本文分析了航天相機控制器的構成與功能,并利用FPGA 設計實現了相機控制器的外圍接口,包括異步串行通訊
    發表于 12-19 15:47 ?18次下載

    MAX1169 ADC與PIC微控制器接口

    MAX1169 ADC與PIC微控制器接口 摘要:本應用筆記介紹如何連接MAX1169模數轉換(ADC)至PIC®微控制器
    發表于 01-23 21:18 ?648次閱讀
    MAX1169 ADC與PIC<b class='flag-5'>微控制器</b>的<b class='flag-5'>接口</b>

    可不使用微控制器配置Dallas Semiconductor

    摘要:本篇應用筆記介紹如何不另增加復雜的微控制器來配置Dallas Semiconductor的線路接口單元(LIU)。 LIU的配置可不使用微控制器
    發表于 04-18 12:02 ?588次閱讀
    可不使用<b class='flag-5'>微控制器</b>配置Dallas Semiconductor

    基于FPGA的PCI接口控制器的設計與實現

    基于FPGA的PCI接口控制器的設計與實現 pci總線是高速同步總線,采用高度綜合優化的總線結構,目前廣泛應用于各種計算機系統中,總線以32位(或64位)
    發表于 12-14 14:29 ?1843次閱讀
    基于<b class='flag-5'>FPGA</b>的PCI<b class='flag-5'>接口</b><b class='flag-5'>控制器</b>的設計與<b class='flag-5'>實現</b>

    微控制器的開發方案

    微控制器的開發方案 微控制器開發團隊與編譯開發人員的合作成果是生成的代碼效率更高,性能更好。本文介紹的是為了使ATMEL AVR
    發表于 05-04 10:36 ?948次閱讀
    <b class='flag-5'>微控制器</b>的開發<b class='flag-5'>方案</b>

    針對微控制器應用的FPGA實現

    對于許多微控制器應用來說,FPGA 是非常理想的器件,因為其成本相對低廉,包含大量的嵌入式存儲塊,具有足夠的I/O 以應對幾乎所有控制器功能,擁有豐富的寄存,并支持包括LVC
    發表于 11-29 16:54 ?42次下載
    針對<b class='flag-5'>微控制器</b>應用的<b class='flag-5'>FPGA</b><b class='flag-5'>實現</b>

    基于FPGA實現微控制器

    微控制器在汽車和消費類市場上得到了廣泛應用,能夠以相對較低的成本實現系統高度集成。然而,這類產品也有潛在的成本問題。例如,如果元件功能不切合要求,就必須采用外部邏輯、軟件或者其他集成器件來進行擴展
    發表于 09-07 11:00 ?1次下載
    基于<b class='flag-5'>FPGA</b>中<b class='flag-5'>實現</b><b class='flag-5'>微控制器</b>

    TI電機驅動解決方案和電機控制微控制器介紹

    本文介紹了完整的TI電機驅動解決方案和用于電機控制微控制器
    發表于 11-20 16:46 ?37次下載
    TI電機驅動解決<b class='flag-5'>方案</b>和電機<b class='flag-5'>控制</b>的<b class='flag-5'>微控制器</b>的<b class='flag-5'>介紹</b>

    FPGA微控制器優缺點比較

    和可編程互連組成。它們的主要優點是并行處理能力極強,可以同時執行多個操作,這使得FPGA在需要高速數據處理的應用中表現出色,如數字信號處理(DSP)、通信系統和高速接口微控制器 微控制器
    的頭像 發表于 12-02 09:58 ?270次閱讀
    主站蜘蛛池模板: 日本免费xxx| 亚洲高清视频在线| 国产亚洲精品久久无亚洲| 中文字幕在线永久| 色综合久久88色综合天天提莫 | 亚洲色图影院| 色偷偷av男人的天堂| 思思久99久女女精品| 欧美eee114| 久久成人a毛片免费观看网站| 国产成人精品视频| 97影院午夜午夜伦不卡| 动漫H片在线观看播放免费| 最近2019中文字幕免费版视频| 99久久热视频只有精品| 在线AV国产传媒18精品免费| 亚洲成人一区| 中文字幕按摩| 最新国产精品福利2020| qvod免费电影| adc高清在线观看| 99久久精品费精品蜜臀AV| 丁香成人网址| 黑人特黄AA完整性大片| 国产毛A片久久久久久无码| 岛国精品在线观看| 果冻传媒2021精品在线观看| 国产原创中文视频| 麻豆天美国产一区在线播放| 两个人在线观看的视频720| 口工漫画r18全彩啪啪| 久久亚洲黄色| 美女网站免费看| 美女张开腿露尿口给男人亲 | 性xxxx18公交车| 无限资源网免费看| 视频一区亚洲视频无码| 永久adc视频年龄确认| 18黄女脱内衣| JLZZJLZZJLZ老师好多的水| 国产亚洲精品高清视频免费|