色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

通過Viterbi譯碼算法實現譯碼器優化實現方案

電子設計 ? 作者:電子設計 ? 2018-10-02 01:07 ? 次閱讀

1 引 言

由于卷積碼優良的性能,被廣泛應用于深空通信、衛星通信和2G、3G移動通信中。卷積碼有三種譯碼方法:門限譯碼、概率譯碼和Viterbi算法,其中Viterbi算法是一種基于網格圖的最大似然譯碼算法,是卷積碼的最佳譯碼方式,具有效率高、速度快等優點。從工程應用角度看,對Viterbi譯碼器的性能*價指標主要有譯碼速度、處理時延和資源占用等。本文通過對Viterbi譯碼算法及卷積碼編碼網格圖特點的分析,提出一種在FPGA設計中,采用全并行結構、判決信息比特與路徑信息向量同步存儲以及路徑度量最小量化的譯碼器優化實現方案。測試和試驗結果表明,該方案與傳統的譯碼算法相比,具有更高的速度、更低的時延和更簡單的結構。

2 卷積編碼網格圖特點

圖1所示為卷積編碼網格圖結構,圖中每一狀態有兩條輸入支路和兩條輸出支路。

2.1 輸入支路的特點

任意一個狀態節點Si都有兩條輸入支路,且這兩條輸入支路對應的源節點分別為:

此外,i為偶數時,兩條輸入支路的輸入信息都為‘1’;i為奇數時,兩條輸入支路的輸入信息都為‘0’。

2.2 輸出支路的特點

任意一個狀態節點Si都有兩條輸出支路,且兩條輸出支路對應的目的節點分別為:

此外,目的節點是Sj1的輸出支路對應的輸入信息都為‘0’;目的節點是Sj2的輸出支路對應的輸入信息都為‘1’。

3 Viterbi譯碼器的優化算法

3.1 判決信息比特與路徑信息向量同步存儲算法

由網格圖的輸入支路特點分析可知,產生任意一個狀態節點Si的輸入條件mi是確定的,即mi=‘1’,i為偶數;mi=‘0’,i為奇數。輸入條件mi表示譯碼器最終需要輸出的比特信息。此外,譯碼器所要找的留選路徑是不同狀態的組合。對于(2,1,6)卷積碼而言,具有2m=26=64(m為編碼存儲)個不同狀態,可以用6位比特向量來表示所有的狀態。將mi作為最高位加在狀態向量上,用7位比特向量同時表示每一狀態和對應的輸入支路的譯碼信息,這樣在譯碼器回溯時就可以直接輸出存儲向量的高位作為譯碼器的輸出。采用這種方法大大降低了回溯路徑和譯碼器判決的難度,由此降低了譯碼器結構的復雜性。

3.2 全并行結構設計

全并行結構Viterbi譯碼器的特點是所有狀態的路徑度量計算或路徑存儲同時進行。其中,路徑度量包括兩條輸出支路和兩條輸入支路的度量,路徑存儲包括狀態向量存儲和譯碼比特信息存儲。因此,在(2,1,6)卷積碼的全并行譯碼器的FPGA設計中,一個時鐘周期內需要實現2×n×2m=256次路徑度量運算和2m=64次7比特向量存儲操作。

全并行結構對每一個狀態都具有獨立的處理單元,互不影響,同時工作,比起傳統的串行結構,大大提高了譯碼速度。并且由于在FPGA中,有著海量的獨立邏輯單元(LCs)和豐富的分布式存儲資源(RAM),全并行結構設計正好可以發揮FPGA的這一優勢。

3.3 路徑度量的最小量化算法

隨著網格圖的行進,每個狀態輸出支路的路徑度量會不斷增加,度量值所需量化位寬越來越大,導致存儲資源的增加。為了降低路徑度量存儲單元的大小,節約存儲資源,設計中采用了路徑度量的最小量化算法。在每次路徑度量運算時,將各狀態的度量值減去上一次各狀態留選路徑度量值的最小值。即需要保存的路徑度量值只是各狀態度量與最小度量的差值,從而達到減少度量值量化的位寬。

對于(2,1,m)卷積碼,每次計算出的路徑度量最大值與最小值之差不超過2×m,所以,路徑度量的量化寬度為log2(2m)。對于(2,1,6)卷積碼,存儲路徑度量的寄存器位寬為log2(2×6)=4。

4 FPGA實現及驗證

4.1 FPGA實現的整體框架

采用Altera公司QuartusⅡ為開發工具,以EPlS25的FPGA為驗證平臺,用于設計和驗證本文提出的Viterbi優化譯碼算法,譯碼器整體設計框架如圖2所示。譯碼器結構主要包括時鐘單元、主控單元、全并行ACS單元、回溯單元及譯碼輸出單元。

(1)時鐘單元

用于把板級時鐘經過鎖相環分頻獲得譯碼器所需的工作時鐘。

(2)主控單元

給出各種控制信號,控制其他各單元的工作時序,保證譯碼器各模塊協調工作。

(3)支路度量與全并行ACS單元

由64個具有相同結構和功能的支路度量與全并行ACS構成,用于計算和比較每條支路的度量,選出并保存度量值最小的路徑供回溯單元使用,存儲路徑包括表示狀態的6位信息向量和對應的譯碼信息比特mi。由于(2,1,6)卷積碼的譯碼深度D=5(m+1)=35,為保證存儲單元寫操作與回溯單元讀操作同步進行,將存儲單元分為兩個部分做流水線處理,因此存儲單元大小應有2×D×(m+1)×2m=31 360 b。

(4)回溯單元

用于在譯碼深度到達時刻,根據各狀態ACS單元選出的留選路徑,判斷度量最小的留選路徑,并從這條路徑對應的狀態開始向前尋找,直到找完前面所有狀態,同時把從存儲單元中讀出的譯碼信息比特mi送給譯碼輸出單元。

(5)譯碼輸出單元

將回溯單元送出的反序譯碼信息按正序輸出,用RAM實現。即先將比特信息按順序寫入RAM,待一段信息寫完后再按反序讀出。為了保證本段反序讀操作與下一段順序寫操作同時進行,將RAM分為兩部分做流水線處理。每段信息流的長度為譯碼深度,因此流水線RAM的大小為2×D=70 b。

4.2 設計驗證

為了驗證本文提出的Viterbi優化譯碼算法,編寫了圖3所示的驗證框圖。包括一個信源產生模塊、一個卷積碼編碼模塊、一個偽隨機序列發生模塊以及誤碼統計模塊。在編碼器輸出中加上偽隨機序列模擬的噪聲構成有擾譯碼輸入信息,用于驗證譯碼器的糾錯性能。

通過Viterbi譯碼算法實現譯碼器優化實現方案



通過QuartusⅡ軟件內嵌的signalTap及JTAG下載線在EPlS25的FPGA上的在線測試,得到時序圖如圖4所示。

圖中,信號量BER是誤碼統計模塊統計的誤碼數,在Viterbi譯碼能力范圍內,其值始終為0,這就驗證了譯碼器的譯碼功能。通過測試與比較性能指標得到以下結果:

(1)譯碼器速度

通過在FPGA開發板中的實際運行,譯碼器輸出的比特速率可達90 Mb/s。這與QuartusⅡ提供的Viterbi譯碼器IP核的parallel結構相當,而比其hybrid結構的譯碼速度快十幾倍。

(2)譯碼器時延

本方案的譯碼器時延大小主要取決于譯碼深度D。(2,1,6)卷積碼的譯碼深度為D=35,回溯單元處理時間和D相同;同時,回溯前最小度量的判斷時間為(m-1),所以從譯碼輸入到譯碼輸出的總延時為2×D+(m-1)=75,這比起采用QuartusⅡ提供的Viterbi譯碼器IP核(延時為170)縮短了一半以上。

(3)譯碼器資源

QuartusⅡ軟件的資源分析綜合報告如圖5所示,主要消耗的資源為LEs:2 339,占整個芯片邏輯資源的9%;RAM:31 430,占整個芯片RAM資源的2%。因此,本方案對資源的需求是很少的。這與QuartusⅡ提供的3.2版本的Viterbi譯碼器IP核相當,而比4.2版本的Viterbi節省1 000多個邏輯資源。

5 結 語

通過對Viterbi譯碼算法及卷積碼編碼網格圖特點的深入分析,提出一種采用全并行結構、判決信息比特與路徑信息向量同步存儲以及路徑度量最小量化算法的譯碼器優化實現方案。測試和試驗結果表明,在不降低譯碼器性能的前提下,能提高譯碼速度、降低譯碼器的資源消耗和時延、簡化譯碼器結構。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21729

    瀏覽量

    603033
  • 衛星通信
    +關注

    關注

    12

    文章

    716

    瀏覽量

    38742
  • 譯碼器
    +關注

    關注

    4

    文章

    310

    瀏覽量

    50316
收藏 人收藏

    評論

    相關推薦

    什么是硬判決和軟判決Viterbi 譯碼算法

    Viterbi 譯碼算法可以簡單概括為“相加-比較-保留”,譯碼器運行是前向的、無反饋的,實現過程并不復雜。我們來分析
    發表于 05-30 16:11

    應用于LTE-OFDM系統的Viterbi譯碼在FPGA中的實現

    一種在FPGA中實現的基于軟判決的Viterbi譯碼算法,并以一個(2,1,2)、回溯深度為10的軟判決Viterbi
    發表于 09-19 09:41

    基于IP核的Viterbi譯碼器實現

    【摘要】:Viterbi譯碼器在通信系統中應用非常普遍,針對采用DSP只能進行相對較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實現高速率
    發表于 04-26 16:08

    基于FPGA的Viterbi譯碼器算法該怎么優化

    由于卷積碼優良的性能,被廣泛應用于深空通信、衛星通信和2G、3G移動通信中。卷積碼有三種譯碼方法:門限譯碼、概率譯碼Viterbi算法,其
    發表于 11-01 08:05

    基于FPGA的Viterbi譯碼器該怎樣去設計?

    譯碼器有哪些功能?Viterbi譯碼器是由哪幾部分組成的?
    發表于 05-07 07:28

    基帶芯片中Viterbi譯碼器的研究與實現

    基于對傳統Viterbi 譯碼器的分析和對改進的Viterbi 算法理論的修正,提出了一種新的Viterbi
    發表于 08-13 10:43 ?23次下載

    從FPGA實現的角度對大約束度Viterbi譯碼器中路徑存儲

    大約束度Viterbi譯碼器中路徑存儲單元的設計 1 引言 Viterbi譯碼算法是一種最大似然
    發表于 08-15 17:21 ?982次閱讀
    從FPGA<b class='flag-5'>實現</b>的角度對大約束度<b class='flag-5'>Viterbi</b><b class='flag-5'>譯碼器</b>中路徑存儲

    譯碼器

    譯碼器 譯碼是編碼的逆過程,即將某個二進制翻譯成電路的某種狀態。實現譯碼操作的電路稱為譯碼器
    發表于 09-27 12:59 ?1.4w次閱讀
    <b class='flag-5'>譯碼器</b>

    Viterbi譯碼原理

    Viterbi譯碼原理 Viterbi譯碼算法(簡稱VA算法)是由
    發表于 11-13 18:50 ?7622次閱讀
    <b class='flag-5'>Viterbi</b><b class='flag-5'>譯碼</b>原理

    Viterbi譯碼器回溯算法實現

    該文介紹了兩種Viterbi 譯碼器回溯譯碼算法通過對這兩種算法硬件
    發表于 05-28 15:18 ?33次下載
    <b class='flag-5'>Viterbi</b><b class='flag-5'>譯碼器</b>回溯<b class='flag-5'>算法</b><b class='flag-5'>實現</b>

    基于ASIC的高速Viterbi譯碼器設計

    針對無線通信系統中對于高頻率、高吞吐量的要求,提出了一種基于ASIC的高速Viterbi譯碼器實現方案。該譯碼器在約束度小于等于9的情況下,
    發表于 11-11 17:56 ?6次下載
    基于ASIC的高速<b class='flag-5'>Viterbi</b><b class='flag-5'>譯碼器</b>設計

    譯碼器如何實現擴展

    通過正確配置譯碼器的使能輸入端,可以將譯碼器的位數進行擴展。例如,實驗室現在只有3線- 8線譯碼器(如74138),要求我{ ]實現一個4線
    發表于 11-23 08:44 ?3.6w次閱讀
    <b class='flag-5'>譯碼器</b>如何<b class='flag-5'>實現</b>擴展

    關于基于Xilinx FPGA 的高速Viterbi回溯譯碼器的性能分析和應用介紹

    新一代通信系統中仍然占有一席之地。這就要求進一步提高Viterbi 譯碼器譯碼速率, 同時優化Viterbi 設計以減少由速率提高和約束長
    發表于 10-06 10:16 ?2610次閱讀
    關于基于Xilinx FPGA 的高速<b class='flag-5'>Viterbi</b>回溯<b class='flag-5'>譯碼器</b>的性能分析和應用介紹

    通過采用FPGA器件設計一個Viterbi譯碼器

    卷積碼是廣泛應用于衛星通信、無線通信等各種通信系統的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時,它比其它概率譯碼
    的頭像 發表于 04-24 08:29 ?2996次閱讀
    <b class='flag-5'>通過</b>采用FPGA器件設計一個<b class='flag-5'>Viterbi</b><b class='flag-5'>譯碼器</b>

    采用可編程邏輯器件的譯碼器優化實現方案

    ,提出一種在FPGA設計中,采用全并行結構、判決信息比特與路徑信息向量同步存儲以及路徑度量最小量化的譯碼器優化實現方案。測試和試驗結果表明,該方案
    發表于 08-11 17:41 ?977次閱讀
    采用可編程邏輯器件的<b class='flag-5'>譯碼器</b><b class='flag-5'>優化</b><b class='flag-5'>實現</b><b class='flag-5'>方案</b>
    主站蜘蛛池模板: 中文字幕精品视频在线| 久久精品AV无码亚洲色欲| 欧洲美女人 一级毛片| 在线精彩视频在线观看免费| 国内国外精品影片无人区| 色综合伊人色综合网站| free乌克兰性xxxxhd| 麻豆精品一卡2卡三卡4卡免费观看 | 青青草AV国产精品| 777精品久无码人妻蜜桃| 久久精品热线免费| 亚洲日韩在线天堂一| 国产又粗又猛又爽又黄的免费视频| 婷婷亚洲AV色香蕉蜜桃| 沟沟人体一区二区| 色偷偷男人| 高清视频在线观看SEYEYE| 日本三级按摩推拿按摩| gayxxxxgay呻吟受日本| 男同志video最新猛男| 99久久国产露脸精品国产麻豆| 免费可以看黄的视频s色| 8050午夜二级一片| 美女pk精子2小游戏| 97影院理论午夜伦不卡偷| 免费看毛片网| 99精品国产免费观看视频| 棉签和冰块怎么弄出牛奶视频| 中国老太太xxx| 麻豆精品一区二正一三区| 99pao成人国产永久免费视频 | 国产99对白在线播放| 色综合伊人色综合网站中国| 国产精品人妻无码免费A片导航 | 无码人妻丰满熟妇区五十路久久| 国产精品美女久久久久AV超清| 无码任你躁久久久久久久| 国产小伙和50岁熟女23p| 亚洲精品第一综合99久久| 黄页网站免费视频大全9| 一道本无吗d d在线播放|