引言
直接數(shù)字式頻率合成器(Direct Digitalfrequency Synthesizer,DDS)是從相位概念出發(fā),直接合成所需波形的頻率合成技術(shù)。VHDL是IEEE的工業(yè)標準硬件描述語言,可描述硬件電路的功能、信號連接關(guān)系及定時關(guān)系,在電子工程領(lǐng)域用來描述、驗證和設(shè)計電子線路,得到了廣泛應(yīng)用。故將VHDL語言與DDS技術(shù)結(jié)合,設(shè)計生成BPSK信號。
1 DDS的基本原理
DDS把一系列數(shù)字量形式的信號通過數(shù)模轉(zhuǎn)換器(DAC)轉(zhuǎn)換成模擬量形式的信號,其基本結(jié)構(gòu)如圖1。
DDS由相位累加器、加法器、波形存儲器(ROM)、數(shù)字乘法器、D/A轉(zhuǎn)換器和低通濾波器(LPF)組成。DDS的核心是相位累加器,由一個加法器和一個相位寄存器(REG)級聯(lián)構(gòu)成。在參考時鐘fc的控制下,相位累加器對頻率控制字K進行線性累加,輸出的和再與相位控制字P相加后作為地址,對ROM尋址。ROM中存放經(jīng)過采樣、量化處理后的周期性連續(xù)信號一個周期波形的幅度值,即與一個周期的相位采樣相對應(yīng)的函數(shù)波形查找表,不同相位地址對應(yīng)周期信號的不同幅度值編碼。ROM輸出的幅度值編碼通過數(shù)字乘法器被幅度控制字A加權(quán),加權(quán)后的幅度值編碼經(jīng)D/A轉(zhuǎn)換器變成階梯波,再經(jīng)低通濾波器平滑后就可得所合成信號的模擬波形。合成的信號波形取決于ROM中存放的幅度值數(shù)據(jù),故用DDS可產(chǎn)生任意波形。
設(shè)相位累加器的字長為N,則DDS的輸出頻率f0和頻率分辨率(即最小輸出頻率)△fmin分別為:
只要N足夠大,DDS可以得到很小的頻率分辨率。要改變DDS的輸出頻率,只要改變頻率控制字K即可。
根據(jù)Nyquist采樣定理,在對連續(xù)信號進行采樣的一個周期內(nèi),采樣頻率不能改變,故利用DDS進行信號合成時,在信號合成的一個周期內(nèi),頻率控制字K不能發(fā)生變化,也就是K在每次改變之前至少應(yīng)該持續(xù)2N/K個DDS時鐘周期,即2N/K/fc。
通過改變相位控制字P,可以控制輸出信號的相位參數(shù)。設(shè)相位加法器的字長為M,當相位控制字由0變到P(P≠0)時,ROM的輸入為相位累加器的輸出與相位控制字P之和,因此,其輸出的幅度值相位會增加2πP/2M,從而使最后輸出的模擬信號產(chǎn)生相移。
DDS輸出信號的幅度可以通過在ROM之后加入一個數(shù)字乘法器來實現(xiàn)。幅度控制字A起到對ROM所輸出的幅度值編碼進行加權(quán)的作用。
可見,當DDS的相位累加器字長和相位加法器字長確定后,通過改變K、P、A就可以有效地控制DDS輸出的模擬信號的頻率、相位和幅度,這就是DDS技術(shù)的調(diào)制特性。
2 采用VHDL語言實現(xiàn)DDS
為簡單起見,以下所描述的DDS僅設(shè)置了頻率控制字K,相位控制字P和幅度控制字A都未予以考慮,其處理可類推。DDS的輸出為正弦波信號。
由于正弦波關(guān)于π奇對稱,關(guān)于π/2與3π/2偶對稱,因此波形存儲器(ROM)中只需存儲其1/4個周期的幅度值編碼。具體地,ROM中存儲正弦波0~π/2相位范圍內(nèi)的256個采樣點的幅度值,采用8位編碼。而DDS的輸出為9位,最高位作為符號位,用以區(qū)分幅度值的正負,“0”表示正,“1”表示負。ROM為8位地址尋址,而相位累加器的字長采用10位。最高位用以區(qū)分正弦波的前、后半周期,“0”為前半周期,幅度值為正,“1”為后半周期,幅度值為負。次高位用以區(qū)分正弦波前、后半周期的前、后1/4周期,“0”為前1/4周期,尋址地址為相位累加器的低8位,“1”為后1/4周期,尋址地址為相位累加器低8位的取反。
用VHDL實現(xiàn)DDS的源程序的核心部分如下:
在Xilinx ISE 8.2i開發(fā)環(huán)境中對其進行仿真的結(jié)果如圖2。
3 BPSK信號的產(chǎn)生
BPSK信號中,載波的相位隨調(diào)制信號“1”或“0”而改變,通常用相位0和π來表示“1”或“0”。
結(jié)合BPSK和DDS的基本原理分析可得:利用DDS技術(shù)的調(diào)制特性生成BPSK信號,只需控制DDS的相位控制字P,讓其隨調(diào)制信號進行變化即可。當調(diào)制信號為“0”時,載波相位為0,即相位控制字P為0;當調(diào)制信號為“1”時,載波相位為π,即相位控制字P為512。這樣,通過相位累加器的輸出與受控相位控制字P相加,就可得到DDS中ROM的尋址地址,從而進一步生成BPSK信號。
利用一組隨機數(shù)的二進制編碼的最高位作為控制,生成BPSK信號的二進制碼元。其中,采用的產(chǎn)生隨機數(shù)算法為:定義a、b、s三個變量,將任意2個不等于0的數(shù)賦給a和b,a、b進行模2加后的結(jié)果賦給s,然后再將a的值賦給b,s的值賦給a,a和b再進行模2加,結(jié)果再賦給s,如此循環(huán)……變量s中所存儲的一系列數(shù)值即可看作一組隨機數(shù),如圖3。
VHDL源程序的主要部分如下:
在Xilinx ISE 8.2i開發(fā)環(huán)境中對其進行仿真的結(jié)果如圖4。
4 結(jié)束語
該方法可操作性很強,使用簡單方便,具有直觀快捷、容易實現(xiàn)的特點,將得到廣泛的應(yīng)用。
-
DDS
+關(guān)注
關(guān)注
21文章
633瀏覽量
152637 -
vhdl
+關(guān)注
關(guān)注
30文章
817瀏覽量
128125 -
BPSK
+關(guān)注
關(guān)注
0文章
34瀏覽量
22937
發(fā)布評論請先 登錄
相關(guān)推薦
評論