always block內(nèi)省略else所代表的電路 (SOC) (Verilog)
Abstract
在Verilog中，always block可以用來代表Flip-Flop, Combination Logic與Latch，本文比較在不寫else下，always block所代表的電路。
Introduction
在C語言裡，省略else只是代表不處理而；已但在Verilog裡，省略else所代表的是不同的電路。
always@(a or b or en)
if (en)
c = a & b;
在combination logic中省略else，由於必須在~en保留原本的值，所以會(huì)產(chǎn)生latch。
always@(posedge clk)
if (en)
c <= a & b;
雖然也必須在~en保留原本的值，但由於flip-flop就有記憶的功能，所以不會(huì)產(chǎn)生latch。if將產(chǎn)生mux，並將flip-flop的值拉回給mux。
Conclusion
在Verilog中，雖然只是小小的差異，但結(jié)果卻有天大的差異。
全文完。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1629文章
21729瀏覽量
603044
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
Verilog 與 ASIC 設(shè)計(jì)的關(guān)系 Verilog 代碼優(yōu)化技巧
Verilog與ASIC設(shè)計(jì)的關(guān)系 Verilog作為一種硬件描述語言（HDL），在ASIC設(shè)計(jì)中扮演著至關(guān)重要的角色。ASIC（Application Specific Integrated
Verilog 測(cè)試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開發(fā)指南
Verilog測(cè)試平臺(tái)設(shè)計(jì)方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié)，它用于驗(yàn)證Verilog設(shè)計(jì)的正確性和性能。以下是一個(gè)詳細(xì)的Verilog測(cè)試平臺(tái)設(shè)計(jì)方法及
Verilog與VHDL的比較 Verilog HDL編程技巧
Verilog 與 VHDL 比較 1. 語法和風(fēng)格 Verilog ：Verilog 的語法更接近于 C 語言，對(duì)于有 C 語言背景的工程師來說，學(xué)習(xí)曲線較平緩。它支持結(jié)構(gòu)化編程，代碼更直觀，易于
OPA380的pspice模型只有5個(gè)管腳標(biāo)號(hào)，各個(gè)管腳所代表的含義是什么?
OPA380的pspice模型只有5個(gè)管腳標(biāo)號(hào)，但是未標(biāo)明各個(gè)管腳所代表的含義，如哪個(gè)輸入，哪個(gè)輸出，電源之類的。這個(gè)怎么辦呢？
發(fā)表于 09-18 06:19
Verilog：【8】基于FPGA實(shí)現(xiàn)SD NAND FLASH的SPI協(xié)議讀寫
;
else
block_read_valid <= 1\'b0;
end
always@(posedge sys_clk or posedge rst)
begin
if(rst == 1
發(fā)表于 06-21 17:58
關(guān)于Verilog的一些基本語法
endmodule
五、條件判斷語句
條件判斷語句有if else 和 case endcase這兩種，這兩種語句的賦值都必須放在always語句中。
①、if else語句的注意事項(xiàng)
A
發(fā)表于 05-31 18:31
USB口不同顏色所代表的意義是什么
平時(shí)工作生活中我們會(huì)看到各種顏色的USB口，但是大多數(shù)人都不知道不同顏色的USB口代表什么含義？
發(fā)表于 04-09 09:49
?3873次閱讀
Verilog實(shí)現(xiàn)uart串口設(shè)計(jì)
;// Output parity bit.
else
tx <= tsr[0];//Shift out data bit.
end
end
always @(posedge mclkx16
發(fā)表于 04-01 14:41
8b10b編碼verilog實(shí)現(xiàn)
8b/10b編碼是一種用于減少數(shù)據(jù)線上的低效能時(shí)鐘信號(hào)傳輸?shù)募夹g(shù)，通過在數(shù)據(jù)流中插入特殊的控制字符，來同步數(shù)據(jù)和時(shí)鐘。在Verilog中實(shí)現(xiàn)8b/10b編碼器可以通過以下步驟完成：
定義8b/10b
發(fā)表于 03-26 07:55
verilog實(shí)現(xiàn)卷積運(yùn)算
else begin
data_a_reg <= data_in_a;
data_b_reg <= data_in_b;
end
end
// 執(zhí)行卷積運(yùn)算
always
發(fā)表于 03-26 07:51
Verilog 電子時(shí)鐘實(shí)現(xiàn)
在Verilog中實(shí)現(xiàn)一個(gè)簡(jiǎn)單的電子時(shí)鐘，你可以使用一個(gè)計(jì)數(shù)器來周期性地遞增一個(gè)計(jì)數(shù)值，然后根據(jù)這個(gè)計(jì)數(shù)值來顯示時(shí)鐘的不同時(shí)刻。以下是一個(gè)簡(jiǎn)單的例子：
module clock_display
發(fā)表于 03-26 07:48
verilog語音實(shí)現(xiàn)浮點(diǎn)運(yùn)算
Verilog可以通過使用IEEE標(biāo)準(zhǔn)的浮點(diǎn)數(shù)表示來實(shí)現(xiàn)浮點(diǎn)運(yùn)算。下面是一個(gè)基本的Verilog模塊示例，展示了如何進(jìn)行加法、乘法和除法等常見的浮點(diǎn)運(yùn)算操作：
module
發(fā)表于 03-25 21:49
assign語句和always語句的用法
Assign語句和Always語句是在硬件描述語言（HDL）中常用的兩種語句，用于對(duì)數(shù)字電路建模和設(shè)計(jì)。Assign語句用于連續(xù)賦值，而Always語句用于時(shí)序邏輯建模。本文將詳細(xì)探討這兩種語句
verilog中initial和always的區(qū)別
Verilog是一種硬件描述語言（HDL），用于設(shè)計(jì)和模擬數(shù)字電路。在Verilog中，關(guān)鍵字initial和always都是用于描述電路行為的特殊語句。它們被用來生成仿真模型，并控制模擬器的啟動(dòng)
ZCC4650雙通道 25A 或單通道50A 穩(wěn)壓器替代LT4650
特 點(diǎn)
■ 雙通道 25A 或單通道 50A 輸出■ 輸入電壓範(fàn)圍：4.5V 至 15V■ 輸出電壓範(fàn)圍：0.6V 至 1.8V■ 在整個(gè)電壓、負(fù)載和溫度範(fàn)圍內(nèi)具有 ±1.5% 的最大
發(fā)表于 01-15 17:56
工商網(wǎng)監(jiān)
評(píng)論