PCB傳輸線的效應問題

PCB板在設計和制造的過程中，工程師不僅需要做到將基板上的元器件進行合理布局和設計，還需要保障PCB的走線信號完整性，而影響其信號完整性主要有反射、振鈴、地彈和串擾等現象。這就需要設計人員解決PCB傳輸線的效應問題。本文將會就這一問題的產生原因和解決方法展開簡單總結。

這里以最基礎的PCB板為實際案例進行說明，一塊基礎的PCB板，其走線可等效為圖1所示的串聯和并聯的電容、電阻和電感結構。這里我們假設串聯電阻的典型值0.25Ω/ft—0.55Ω/ft，則并聯電阻阻值通常很高。將寄生電阻、電容和電感加到實際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗Zo。

圖1 PCB走線等效電路

在圖1所展示的PCB走線等效電路結構中，如果基板上的傳輸線和接收端的阻抗不匹配，這樣的設計就會引起信號的反射和振蕩，影響信號傳輸。布線的幾何形狀、不正確的線端接，經過連接器的傳輸及電源平面的不連續等因素的變化，均會導致反射。而過沖和下沖是信號在電平上升沿和下降沿變化時產生的，會在瞬間產生高于或低于平穩電平的毛刺，容易損壞器件。信號的振鈴和環繞振蕩分別是由線上不恰當的電感和電容所應起的。振鈴可以通過適當的端接予以減小。

在圖1所展示的這一PCB走線等效電路中，一旦有大的電流涌動時則會迅速引起地彈，若有一個較大的瞬態電流在芯片與板的電源平面流過，芯片封裝與電源平面間的寄生電感和電阻就會引發電源噪聲。串擾是兩條信號線之間的耦合問題，信號線之間的互感和互容導致了線上的噪聲。容性耦合引發耦合電流，而感性耦合引發耦合電壓。PCB板層的參數、信號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。

要解決這些影響PCB信號傳輸完整性的問題，這就需要工程師采取的一些應對措施。電源層對電流方向不限制，返回線可沿著最小阻抗即與信號線最接近的路徑走。這就可能使電流回路最小，而這將是高速系統首選的方法。但是電源層不排除線路雜波，不注意電源分布路徑，所有系統均會產生噪聲造成錯誤。因此需要特殊的濾波器，由旁路電容實現。一般一個1μF到10μF的電容放在板上電源輸入端，而0.01μF至0.1μF的電容放在板上每個有源器件的電源、地的管腳之間。旁路電容的作用就像濾波器，大電容（10μF）放在電源輸入端，濾除板外產生的低頻（60Hz）噪聲，板上有源器件產生的噪聲在100MHz或更高的頻率下會產生諧波，放在每個芯片之間的旁路電容通常比放在板上電源輸入端的電容小得多。

依據目前的設計經驗來看，如果設計中采用的是模數混合的思路，那么就需要將PCB分區為模擬和數字部分，模擬器件放在模擬部分，數字器件放在數字部分，A/D轉換器跨區放置。模擬信號和數字信號在各自區內布線，保證數字信號返回電流不會流入到模擬信號的地上。

在PCB基板上設置旁路和去耦也是一個很不錯的方法，這樣做能夠防止能量從一個回路轉移到另外一個回路，電源層、底線層、元器件和內部電源連接3個回路區域需要重視。盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線>電源線>信號線，通常信號線寬為0.2～0.3mm，最細寬度可達0.05—0.07mm，電源線為1.2—2.5mm。用大面積銅層作地線用，在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。為每個集成電路芯片配置一個0.01μF的陶瓷電容器。如遇到印制電路板空間小而裝不下時，可每4～10個芯片配置一個1～10μF鉭電解電容器，這種器件的高頻阻抗特別小，在500kI-Iz～20MHz范圍內阻抗小于1Ω，而且漏電流很?。?.5μF以下）。需要特別注意的是，去耦濾波電容器必須緊靠集成電路安裝，力求最短的電容器引線和最小的瞬態電流回路面積，特別是高頻旁路電容不能帶引線。

最后需要特別說明的一點是，對于PCB系統工作在50MHz的情況，若產生傳輸線效應和信號的完整性問題，那么采取上文中所提到的幾種傳統措施可以達到比較滿意的效果。而當系統時鐘達到120MHz時，就需要考慮使用高速電路設計知識，否則基于傳統方法設計的PCB將無法正常工作。