如何將58Gb/s PAM4收發(fā)器集成到16nm Virtex UltraScale+ FPGA中
觀看本視頻了解賽靈思是如何將58Gb / s PAM4收發(fā)器集成到16nm Virtex UltraScale + FPGA系列產(chǎn)品中的。這些業(yè)界領(lǐng)先的高端FPGA可用于現(xiàn)有數(shù)據(jù)中心互連，5G基礎(chǔ)設(shè)施與網(wǎng)絡(luò)，測(cè)試與 測(cè)量，以及航空航天等應(yīng)用提供雙倍的帶寬，并可將現(xiàn)有系統(tǒng)無(wú)縫遷移至下一代背板，光學(xué)器件和高性能互連系統(tǒng)中。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1629文章
21729瀏覽量
603010 -
收發(fā)器
+關(guān)注
關(guān)注
10文章
3424瀏覽量
105961 -
賽靈思
+關(guān)注
關(guān)注
32文章
1794瀏覽量
131246 -
5G
+關(guān)注
關(guān)注
1354文章
48436瀏覽量
563969
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
ALINX 發(fā)布 AXVU13P：AMD Virtex UltraScale+ 高端 FPGA PCle 3.0 綜合開發(fā)平臺(tái)
ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開發(fā)平臺(tái)?AXVU13P！ 這款搭載 AMD 16nm 工藝 XCVU13P
如何將ADC10D1500與Virtex-7fpga評(píng)估板連接，用哪個(gè)連接器？
如何將ADC10D1500與Virtex-7fpga評(píng)估板連接,用哪個(gè)連接器？
發(fā)表于 12-05 06:49
AMD Versal自適應(yīng)SoC GTM如何用XSIM仿真和觀察PAM4信號(hào)
可以傳輸兩個(gè) Bit 的信息，相比傳統(tǒng)的 NRZ 模式，信號(hào)傳輸速率相當(dāng)于原來(lái)的兩倍，當(dāng)前主流的 400G 光模塊廣泛采用 PAM4 技術(shù)。AMD Versal 自適應(yīng) SoC 的 GTM 支持 PAM4 電平，本文將介紹如何使
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評(píng)估套件
Zynq UltraScale+ MPSoC 器件，具有四核 Arm? Cortex-A53、雙核 Cortex-R5 實(shí)時(shí)處理器和基于 AMD/Xilinx 16nm FinFET+ 可編程邏輯
SG3225EEN在PAM4光模塊和400G，QSFP-DD光模塊中的應(yīng)用
愛普生晶振SG3225EEN，156.25MHz在PAM4光模塊和QSFP-DD光模塊中的應(yīng)用。光模塊市場(chǎng)已發(fā)展至400G光模塊，那么PAM4光模塊和400G QSFPDD光模塊有哪些區(qū)別呢
發(fā)表于 05-10 14:41
?0次下載
中國(guó)臺(tái)灣將資助當(dāng)?shù)?b class='flag-5'>16nm以下芯片研發(fā) 最高補(bǔ)貼50%
最新消息，中國(guó)臺(tái)灣經(jīng)濟(jì)部門（MOEA）推出了一項(xiàng)針對(duì)16nm及以下芯片研發(fā)的補(bǔ)貼計(jì)劃，旨在支持當(dāng)?shù)仄髽I(yè)，幫助中國(guó)臺(tái)灣成為集成電路設(shè)計(jì)的領(lǐng)先者。
Achronix的FPGA有哪方面的優(yōu)勢(shì)？
Achronix的Speedster7t支持PCIe Gen5和112G Serdes，而AMD的高端系列Virtex Ultrascale+也僅僅支持到PCIe Gen4，也只在最高
發(fā)表于 03-18 10:55
?322次閱讀
AMD推出全新Spartan UltraScale+ FPGA系列
AMD 已經(jīng)擁有 Zynq UltraScale+ 和 Artix UltraScale+ 系列，而 Spartan UltraScale+ FPGA 系列的推出使其不斷現(xiàn)代化。
發(fā)表于 03-18 10:40
?376次閱讀
AMD硅芯片設(shè)計(jì)中112G PAM4串?dāng)_優(yōu)化分析
在當(dāng)前高速設(shè)計(jì)中，主流的還是PAM4的設(shè)計(jì)，包括當(dāng)前的56G，112G以及接下來(lái)的224G依然還是這樣。突破摩爾定律2.5D和3D芯片的設(shè)計(jì)又給高密度高速率芯片設(shè)計(jì)帶來(lái)了空間。
發(fā)表于 03-11 14:39
?1044次閱讀
AMD發(fā)布全新FPGA：升級(jí)16nm、功耗驟降60％
收購(gòu)賽靈思已經(jīng)整整兩年，AMD FPGA產(chǎn)品和業(yè)務(wù)也一直在不斷取得新的進(jìn)步，今天又正式發(fā)布了全新的FPGA產(chǎn)品“Spartan UltraScale+”，這也是Spartan FGPA系列的第六代。
AMD推出Spartan UltraScale+ FPGA系列產(chǎn)品
AMD公司，全球知名的芯片巨頭，近日宣布推出全新的AMD Spartan UltraScale+ FPGA系列產(chǎn)品組合。這一新系列作為AMD成本優(yōu)化型FPGA、自適應(yīng)SoC產(chǎn)品家族的最新成員，特別針對(duì)成本敏感型邊緣應(yīng)用進(jìn)行了優(yōu)化
AMD推出全新Spartan UltraScale+ FPGA系列
AMD日前正式推出了全新的Spartan UltraScale+ FPGA系列，該系列作為AMD廣泛的成本優(yōu)化型FPGA和自適應(yīng)SoC產(chǎn)品組合的最新成員，專為邊緣端各種I/O密集型應(yīng)用設(shè)計(jì)。
采用UltraScale/UltraScale+芯片的DFX設(shè)計(jì)注意事項(xiàng)
采用UltraScale/UltraScale+芯片進(jìn)行DFX設(shè)計(jì)時(shí)，建議從以下角度對(duì)設(shè)計(jì)進(jìn)行檢查。
pam4和nrz區(qū)別
在通信領(lǐng)域中，數(shù)字調(diào)制技術(shù)是實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)年P(guān)鍵。主流的數(shù)字調(diào)制技術(shù)包括脈沖振幅調(diào)制（PAM）和非返回零（NRZ）調(diào)制。本文將詳細(xì)解釋PAM-4（四進(jìn)制脈沖振幅調(diào)制）與NRZ（非返回零）編碼的區(qū)別
工商網(wǎng)監(jiān)
評(píng)論