- Load:8.21 second
- Duration:137 second
- Size:400x225
- Volume:0%
- Fps:61fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
00:00/02:17
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
賽靈思
+關注
關注
33文章
1795瀏覽量
131997 -
Zynq
+關注
關注
10文章
614瀏覽量
47870
發布評論請先 登錄
相關推薦
Zynq7000處理器的配置詳解
添加好ZYNQ7 Processing System IP核后，需要對其進行配置，雙擊彈出如下窗口。綠色部分表示ZYNQ PS部分中可配置的項目，可以雙擊轉向相應的設置界面，也可以直接在左邊的導航列表中選擇。
DAC使用DDS輸出，波形失真
使用FPGA控制AD9142A，DAC采用DDS輸出正弦波，所有頻率，從1Hz到1MHz，都有這種現象，在示波器上采集有分段現象，每四段就有一個階躍，像臺階一樣，且總是和大體方向相反，在正弦波的值
發表于 03-06 15:36
ZYNQ基礎---AXI DMA使用
前言 在ZYNQ中進行PL-PS數據交互的時候，經常會使用到DMA，其實在前面的ZYNQ學習當中，也有學習過DMA的使用，那就是通過使用自定義的IP，完成HP接口向內存寫入和讀取數據的方式。同樣
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件可快速啟動汽車、工業、視頻和通信應用設計。AMD/Xilinx MPSoC ZCU102 評估套件
Xilinx DDS IP核的使用和參數配置
用RAM實現一個DDS，從原理上來說很簡單，在實際使用的時候，可能沒有直接使用官方提供的IP核來的方便。這個博客就記錄一下，最近使用到的這個DDS IP。
zynq7000 BSP無法在u-boot加載運行怎么解決？
1、硬件配置zynq7000 zedboard
2、下載git，回退到支持zynq7000 的bsp包
3、采用xilinx sdk工具可以運行thread-zynq7000.elf
發表于 09-27 09:26
zynq7000 BSP無法在u-boot加載運行，為什么？
1、硬件配置zynq7000 zedboard
2、下載git，回退到支持zynq7000 的bsp包
3、采用xilinx sdk工具可以運行thread-zynq7000.elf
發表于 09-13 07:06
優化 FPGA HLS 設計
優化 FPGA HLS 設計
用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設計性能。
介紹
高級設計能夠以簡潔的方式捕獲設計，從而
發表于 08-16 19:56
西門子推出Solido IP驗證套件
西門子數字化工業軟件近日發布了Solido? IP驗證套件，這是一套全面的自動化簽核解決方案，專為設計知識產權（IP）的質量保證而生。此套件專注于為標準單元、存儲器以及
西門子推出Solido IP驗證套件，為下一代IC設計提供端到端的芯片質量保證
西門子集成的驗證套件能夠在整個IC設計周期內提供無縫的IP質量保證，為IP開發團隊提供完整的工作流程 西門子工業軟件日前推出Solido?IP驗證套
發表于 05-24 10:36
?564次閱讀
簡談Xilinx Zynq-7000嵌入式系統設計與實現
今天給大俠帶來簡談Xilinx Zynq-7000嵌入式系統設計與實現，話不多說，上貨。
Xilinx的ZYNQ系列FPGA是二種看上去對立面的思想的融合，ARM處理器的串行執行+FPGA
發表于 05-08 16:23
Xilinx ZYNQ 動手實操演練
了最終平臺產品的基礎。賽靈思聯盟計劃生態系統和ARM互聯社區的成員提供的軟件開發與硬件設計實現工具、廣泛采用的操作系統、調試器、IP及其他元素的工具就好像“電鍍”在一起一樣，從而使可擴展處理平臺成為
發表于 05-03 19:28
工商網監
評論