隨著PCB工作速率的提高與一些區(qū)域緊耦合布線(xiàn)，串?dāng)_crosstalk和阻抗impedance檢查變得越來(lái)越有必要。傳統(tǒng)的基于路的分析不能滿(mǎn)足精度要求。需要三維全波電磁場(chǎng)仿真工具來(lái)模擬與頻率相關(guān)的復(fù)雜的PCB結(jié)構(gòu)，然而對(duì)整板進(jìn)行有限元電磁場(chǎng)分析并不現(xiàn)實(shí)，而且得到的S參數(shù)不能直觀的反映系統(tǒng)的串?dāng)_水平。

Xpeedic Heracles工具集成了一種全新的混合求解器技術(shù)，提高了速度和精度，并嵌入了新的串?dāng)_評(píng)估標(biāo)準(zhǔn)來(lái)處理S參數(shù)從而評(píng)估系統(tǒng)的串?dāng)_水平。Heracles允許工程師在幾小時(shí)內(nèi)完成對(duì)整板信號(hào)的串?dāng)_分析掃描。這顯著地減少了評(píng)估的時(shí)間，能夠讓設(shè)計(jì)更快通過(guò)審核。

簡(jiǎn)介

隨著高速I(mǎi)/O接口的數(shù)據(jù)速率不斷提高，如以太網(wǎng)、PCI Express、DDR、USB、SATA/SAS等，串?dāng)_對(duì)高速PCB設(shè)計(jì)人員帶來(lái)了巨大的挑戰(zhàn)。無(wú)法準(zhǔn)確捕獲串?dāng)_可能會(huì)產(chǎn)生信號(hào)/ 電源完整性問(wèn)題和EMC等問(wèn)題。如果能準(zhǔn)確模擬串?dāng)_并評(píng)估其影響，則可以減少設(shè)計(jì)迭代，再配套恰當(dāng)?shù)膬?yōu)化，將有效加快產(chǎn)品上市的速度。

串?dāng)_存在于高速PCB Layout的不同區(qū)域，而其中很重要的來(lái)源是連接器和封裝下的過(guò)孔引腳區(qū)域。由于過(guò)孔的復(fù)雜性需要冗長(zhǎng)的仿真計(jì)算量，傳統(tǒng)的PCB設(shè)計(jì)中基本忽略對(duì)過(guò)孔引腳串?dāng)_影響的評(píng)估。同時(shí)， PCB layout的復(fù)雜3D特性，幾乎不可能用分析或經(jīng)驗(yàn)的方法來(lái)準(zhǔn)確模擬這些區(qū)域中的串?dāng)_。工程師一般會(huì)選擇三維全波電磁場(chǎng)求解器，如有限元法，它可以準(zhǔn)確地評(píng)估過(guò)孔間，過(guò)孔與布線(xiàn)、布線(xiàn)間的串?dāng)_。然而，3D全波EM仿真不僅設(shè)置起來(lái)非常麻煩，而且相當(dāng)耗時(shí)。 因此，用強(qiáng)力EM仿真來(lái)執(zhí)行全板crosstalk掃描總是讓人望而卻步。

Xpeedic Heracles混合求解器利用PCB的層疊結(jié)構(gòu)特性，采用區(qū)域分解的思想來(lái)降低問(wèn)題的復(fù)雜性，實(shí)現(xiàn)對(duì)全板串?dāng)_分析掃描速度的提升。串?dāng)_掃描首先從用戶(hù)配置的信號(hào)網(wǎng)絡(luò)掃描開(kāi)始。工具會(huì)自動(dòng)抽取via區(qū)域和BGA或connector下方扇出區(qū)域，因?yàn)檫@些區(qū)域高速信號(hào)相互之間以及與低速信號(hào)電源地孔之間的布線(xiàn)很容易不合理而造成大的串?dāng)_。仿真的頻段可根據(jù)用戶(hù)選擇的 net的數(shù)據(jù)速率自動(dòng)確定，之后軟件將合理切割出來(lái)的區(qū)域用混合求解器進(jìn)行全波求解。衡量串?dāng)_大小的方法有對(duì)比ICN(串?dāng)_噪聲的積分)和時(shí)域的TDT，只需將從S參數(shù)計(jì)算得到的值與pass /warning /failure門(mén)限作對(duì)比就可知串?dāng)_情況。串?dāng)_結(jié)果可以通過(guò)圖表或者曲線(xiàn)的形式來(lái)展現(xiàn)，工具也將結(jié)果和實(shí)際的layout之間做了鏈接交互，用不同顏色來(lái)告知用戶(hù)對(duì)應(yīng)的問(wèn)題位置 。對(duì)于其余的高速網(wǎng)絡(luò)，該流程自動(dòng)重復(fù)就可實(shí)現(xiàn)全板串?dāng)_掃描。通過(guò)使用該工具自動(dòng)SI驗(yàn)收流程，用戶(hù)能夠在幾小時(shí)內(nèi)實(shí)現(xiàn)完整的全板串?dāng)_掃描，從而顯著縮短布局后檢查時(shí)間，將時(shí)間留給布局優(yōu)化并確保全板覆蓋。

背景

當(dāng)信號(hào)在互連結(jié)構(gòu)中傳輸時(shí)會(huì)產(chǎn)生串?dāng)_，這些結(jié)構(gòu)包括PCB的通孔走線(xiàn)、封裝和連接器，也會(huì)與相鄰的互連產(chǎn)生邊緣和臨近相互作用。 從電路的角度來(lái)看，串?dāng)_是由互連之間的互感和互容引起的。 通常這些結(jié)構(gòu)的電感和電容矩陣可由2D準(zhǔn)靜態(tài)場(chǎng)求解器計(jì)算。

對(duì)于多條傳輸線(xiàn)組成的結(jié)構(gòu)，單位長(zhǎng)度的RLGC參數(shù)可以快速獲得，然后放到電路仿真器中如HSPICE。 然而，均勻?qū)w的假設(shè)使得該方法不足以模擬復(fù)雜的3D PCB結(jié)構(gòu)，并且準(zhǔn)靜態(tài)假設(shè)忽略了高頻效應(yīng)，這對(duì)于高速系統(tǒng)變得越來(lái)越重要。 另一方面，三維全波求解器能夠解決復(fù)雜的三維結(jié)構(gòu)并捕獲頻率相關(guān)的損耗，色散，輻射以及大多數(shù)其他電磁現(xiàn)象。 缺點(diǎn)是它需要更多的專(zhuān)業(yè)知識(shí)才能使用，通常需要數(shù)小時(shí)，有時(shí)需要數(shù)天來(lái)模擬，并且輸出的是表格形式的S參數(shù)，這需要額外的后處理流程才能用于串?dāng)_分析評(píng)估。對(duì)于具有過(guò)孔和走線(xiàn)的多層PCB結(jié)構(gòu)，三維場(chǎng)求解器非常耗時(shí)間與存儲(chǔ)。 特別是對(duì)于串?dāng)_分析，越來(lái)越多的過(guò)孔和布線(xiàn)需要被考慮。 因此急需一個(gè)更有效率的EM求解器技術(shù)。

Xpeedic Heracle工具采用了全新的基于區(qū)域分解的混合求解器Hybrid Solver，與傳統(tǒng)的3D求解器相比，它可以保持3D仿真精度的同時(shí)亦有顯著的加速。 首先，它將3D PCB結(jié)構(gòu)分解為多個(gè)層，具有純過(guò)孔的層使用via solver求解，具有過(guò)孔和布線(xiàn)的層則通過(guò)3D FEM求解。最終將這些結(jié)果級(jí)聯(lián)來(lái)獲得最終的S參數(shù)。 Hybrid Solver技術(shù)如圖1所示，對(duì)于一般過(guò)孔結(jié)構(gòu)，它比傳統(tǒng)求解器已經(jīng)表現(xiàn)出一個(gè)數(shù)量級(jí)的加速。

圖1 Hybrid Solver 圖示

實(shí)現(xiàn)高速PCB的全板串?dāng)_掃描

Xpeedic Heracles實(shí)現(xiàn)全板串?dāng)_掃描的流程如圖2所示。

圖2 Heracles 全板串?dāng)_掃描的流程

Heracles串?dāng)_掃描工具從Allegro->Xpeedic->Heracles中啟動(dòng)。第一步，用戶(hù)定義高速接口的規(guī)范protocols和相應(yīng)的通過(guò)/失敗的標(biāo)準(zhǔn)，工具中內(nèi)嵌了廣泛應(yīng)用的的高速互聯(lián)接口掃描配置如 PCI-E, SAS, DDR等，用戶(hù)可以直接調(diào)用；第二步，工具根據(jù)定義好的規(guī)范對(duì)PCB板進(jìn)行掃描，找到高速接口相應(yīng)的RefDes和net，圖3給出了第一步和第二步的有相關(guān)界面；第三步，工具會(huì)給每個(gè)串?dāng)_分析組產(chǎn)生仿真模型，并逐一進(jìn)行EM仿真；第四步，收集S參數(shù)進(jìn)行后處理，得到每個(gè)net的定量的串?dāng)_值并生成表格，通過(guò)與定義的規(guī)范的比較來(lái)給出通過(guò)/失敗的判斷。

圖3 Heracles 設(shè)置界面

圖4 Heracles 串?dāng)_結(jié)果顯示

從EM仿真中獲得計(jì)算后的S參數(shù)來(lái)定量的分析串?dāng)_，Heracles提供了兩種方法。首先針對(duì)給定的victim/aggressor設(shè)置，提取近端串?dāng)_（NEXT）和遠(yuǎn)端串?dāng)_（FEXT）的S參數(shù)，一種是通過(guò)對(duì)頻域的NEXT和FEXT的S參數(shù)進(jìn)行FFT得到時(shí)域的TDT，取其最大值的總和，另一種是在頻域中，直接計(jì)算ICN(串?dāng)_噪聲的積分)來(lái)量化串?dāng)_水平。 ICN已經(jīng)被引入進(jìn)IEEE 802.3標(biāo)準(zhǔn)中。 它將串?dāng)_的大小表示為頻域中的串?dāng)_噪聲相對(duì)于被傳輸信號(hào)的功率譜的加權(quán)和。 近端ICN，遠(yuǎn)端ICN以及ICN總和的定義如下：

實(shí)現(xiàn)全板DRC+的高級(jí)規(guī)則掃描

Heracles除了提供了強(qiáng)大的全板串?dāng)_掃描，還集成了多種DRC+的高級(jí)幾何規(guī)則掃描，比如：

?padstack檢查

?背鉆backdrill檢查

?接地完整性檢查

?trace necking檢查

?impedance掃描

總結(jié)

Heracles集成了一種新穎的混合求解器技術(shù)，與傳統(tǒng)的3D求解器相比，該技術(shù)可以顯著提高3D仿真速度。同時(shí)，我們還通過(guò)頻域和時(shí)域中的后處理S參數(shù)開(kāi)發(fā)了用于量化串?dāng)_水平的串?dāng)_指標(biāo)。 結(jié)合這兩種技術(shù)，工程師可以在幾小時(shí)內(nèi)按計(jì)劃實(shí)現(xiàn)全板串?dāng)_掃描，從而顯著縮短layout后的審核時(shí)間，實(shí)現(xiàn)layout優(yōu)化并確保及時(shí)簽核。