針對(duì)近日媒體報(bào)道的“市民組團(tuán)前往北京ofo總部退押金”,ofo方面回應(yīng)稱,ofo押金正常可退,用戶可在App端自行申請(qǐng),0-15個(gè)工作日到賬。近期,確實(shí)有少量用戶到ofo總部辦公室申請(qǐng)退押金,我們對(duì)申請(qǐng)退押金超過(guò)15個(gè)工作日逾期未退的用戶進(jìn)行了登記,并將重新核查,并無(wú)現(xiàn)場(chǎng)退押金的情況。
日前,北青報(bào)報(bào)道,在北京中關(guān)村互聯(lián)網(wǎng)金融大廈的ofo總部,一些市民個(gè)人或者全家一起出動(dòng)辦理退款,現(xiàn)場(chǎng)退押金快速、順利。但由于路程遙遠(yuǎn),退款辦理時(shí)間又安排在工作日,還是有不少市民選擇了放棄。而線上退押金仍需要等待15個(gè)工作日。
近日,ofo押金難退屢見報(bào)端,甚至有網(wǎng)友假扮外國(guó)人給ofo寫信,不僅成功退了押金,還收到一封道歉信。
以下為ofo回應(yīng)全文:
ofo押金正常可退,用戶可在App端自行申請(qǐng),0-15個(gè)工作日到賬。近期,確實(shí)有少量用戶到ofo總部辦公室申請(qǐng)退押金,我們對(duì)申請(qǐng)退押金超過(guò)15個(gè)工作日逾期未退的用戶進(jìn)行了登記,并將重新核查,并無(wú)現(xiàn)場(chǎng)退押金的情況。如果用戶遇到退款異常問(wèn)題,為了節(jié)省用戶時(shí)間,建議聯(lián)系在線客服和撥打電話客服(4000507507),客服會(huì)根據(jù)申請(qǐng)順序處理,請(qǐng)大家耐心等待。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
使用STM32的spi與AFE4400通信,每寫入或讀取一個(gè)數(shù)據(jù)都需要等待幾百微秒后才能繼續(xù)操作,否則讀取的數(shù)據(jù)都是0,有什么地方設(shè)置不正確嗎,請(qǐng)大神指點(diǎn)
發(fā)表于 12-13 06:13
我在查詢Datasheet時(shí)看到ADS1271可以利用SYNC引腳啟動(dòng)轉(zhuǎn)換。但是實(shí)際使用時(shí)發(fā)現(xiàn),每次在SYNC引腳給入一個(gè)不小于10ns寬度的脈沖信號(hào)后大約需要等待67000個(gè)CLK周期(實(shí)際使用
發(fā)表于 11-21 06:45
去耦電容,也被稱為退耦電容,是電路中裝設(shè)在元件的電源端的電容。它的工作原理基于電容器的基本原理,即通過(guò)兩個(gè)導(dǎo)體之間的電場(chǎng)來(lái)存儲(chǔ)電荷。當(dāng)電荷在電源線上發(fā)生波動(dòng)或噪聲時(shí),去耦電容會(huì)吸收這些
發(fā)表于 10-10 15:19
?682次閱讀
電源線和信號(hào)線可能引入噪聲和干擾,這些噪聲和干擾會(huì)嚴(yán)重影響音質(zhì)。退耦電容通過(guò)其充放電特性,為電路提供一個(gè)低阻抗的旁路路徑,從而將噪聲和干擾信號(hào)引導(dǎo)到地,減少對(duì)音頻信號(hào)的影響。 二、退耦電容大小對(duì)音質(zhì)的影響 頻率響
發(fā)表于 09-26 11:31
?665次閱讀
退耦電容的容量選擇并不是一成不變的,而是需要根據(jù)具體的電路設(shè)計(jì)需求和工作條件來(lái)確定。以下是對(duì)退耦電容容量選擇的一些一般原則和考慮因素: 一、一般原則 頻率范圍 :
發(fā)表于 09-26 11:28
?494次閱讀
退耦電路是一種在電子電路設(shè)計(jì)中常用的技術(shù),其主要目的是減少不同電路部分之間的相互干擾,提高電路的穩(wěn)定性和性能。 1. 電源噪聲的產(chǎn)生 在電子電路中,電源是為電路提供能量的來(lái)源。然而,電源本身并不是
發(fā)表于 09-26 11:21
?424次閱讀
的直流偏置電壓。在放大電路中,由于放大器本身存在直流偏置電壓,當(dāng)信號(hào)源與放大器直接連接時(shí),這個(gè)偏置電壓會(huì)被傳遞到輸出端口,從而影響輸出信號(hào)的質(zhì)量。退耦電容通過(guò)提供一個(gè)低阻抗的路徑,將輸入和輸出端口之間的直流偏置電壓
發(fā)表于 09-26 11:16
?1359次閱讀
IGBT(絕緣柵雙極型晶體管)在電力電子領(lǐng)域具有廣泛應(yīng)用,如變頻器、電動(dòng)機(jī)驅(qū)動(dòng)、電力傳輸?shù)取T谶@些應(yīng)用中,IGBT的導(dǎo)通和關(guān)斷特性至關(guān)重要,而退飽和現(xiàn)象是其工作過(guò)程中一個(gè)值得關(guān)注的重要問(wèn)題。以下將詳細(xì)探討IGBT發(fā)生
發(fā)表于 07-26 17:39
?1190次閱讀
采用電腦usb口連接stlink并且為板子供電,使用過(guò)程中突然發(fā)現(xiàn)板子重新上電以后需要等待十幾秒后再?gòu)?fù)位或者重新初始化屏幕,屏幕才可以正常顯示內(nèi)容。
個(gè)人程序以及官方例程現(xiàn)象都一樣,請(qǐng)問(wèn)有沒有懂得前輩提供一點(diǎn)排查思路或者知道原因指點(diǎn)一下。
發(fā)表于 04-09 07:01
我使用STM32CUBE IDE對(duì)NUCLEO-U575ZI-Q進(jìn)行編程,使用ospi模擬成qspi,頻率為40Mhz,但是發(fā)現(xiàn)每發(fā)送一個(gè)字節(jié)都需要等待500ns,這對(duì)我造成了很大困擾,我想知道這是為什么,以及怎么解決。
發(fā)表于 03-15 07:34
I/O是最慢的設(shè)備,我們CPU有大量時(shí)間都拿來(lái)等待I/O完成,為避免空余的沒有任何意義的等待,需要等待時(shí),就讓CPU運(yùn)行別的進(jìn)程或線程
發(fā)表于 03-01 11:19
?328次閱讀
,被廣泛應(yīng)用于交流調(diào)速、逆變器和電源等領(lǐng)域。然而,IGBT在實(shí)際應(yīng)用中會(huì)出現(xiàn)一種現(xiàn)象,即IGBT的退飽和。 IGBT的退飽和指的是在IGBT工作過(guò)程中,當(dāng)其電流達(dá)到一定程度時(shí),其電壓降明顯高于正常
發(fā)表于 02-19 14:33
?4618次閱讀
退飽和電路的實(shí)現(xiàn)機(jī)理是什么樣的?IGBT退飽和過(guò)程和保護(hù) 退飽和電路的實(shí)現(xiàn)機(jī)理是當(dāng)IGBT工作在飽和狀態(tài)時(shí),通過(guò)引入一定的電路設(shè)計(jì)和調(diào)整,使IGBT在過(guò)載或故障情況下能夠自動(dòng)退出飽和狀
發(fā)表于 02-18 14:51
?2848次閱讀
各位大佬。就是我想9910輸出一會(huì)關(guān)閉一會(huì),現(xiàn)在我使用的是輸出0v信號(hào)來(lái)當(dāng)關(guān)閉,但是這樣關(guān)閉需要等待一會(huì)才能徹底輸出0v,但是我現(xiàn)在的要求需要關(guān)斷的更快,不太會(huì)。下面有看到的關(guān)斷方法和我現(xiàn)在關(guān)斷的波形
發(fā)表于 01-22 12:41
相同代碼在EVAL-ADUCM320i上運(yùn)行正常。但是在自己的PCBA上面上電需要等待大約60s,或者上電后P0.4(SCL0)給一個(gè)低電平,MCU才開始執(zhí)行代碼。
上電后MCU可以馬上通過(guò)IIC下載代碼,但不執(zhí)行已經(jīng)燒錄進(jìn)去的代碼,請(qǐng)問(wèn)什么情況會(huì)導(dǎo)致上電
發(fā)表于 01-11 08:06
評(píng)論