在使用MCU的嵌入式系統設計中，當程序或者數據內存占用太大而無法放入片上閃存或SRAM時，開發者通常考慮使用SDRAM。

別問我為什么你的MCU不支持SDRAM

SDRAM是同步動態隨機存取存儲器的縮寫。在微控制器應用中，微控制器通過使用外部存儲控制器(EMC)操作訪問SDRAM，SDRAM時鐘頻率通常為100MHz或133MHz。

外部存儲控制器通常不支持DDRSDRAM,數據只是單邊沿采樣，即并行數據總線可以接受一個命令并在每個時鐘周期傳輸一個數據字。

在SDRAM中執行程序是使用SDRAM的一種典型用法,小編這里就介紹一下SDRAM中執行程序的方法和SDRAM執行程序的性能基準。

SDRAM初始化

SDRAM必須在使用前進行配置，SDRAM初始化分為6個步驟。

配置EMC寄存器的SDRAM時鐘頻率、字節順序和時序參數。SDRAM的時序比較復雜，用戶需要通過查閱相關SDRAM芯片的手冊獲得時序參數(如刷新周期、預充電命令周期、自刷新退出時間、寫恢復時間等等)。

發送NOP命令

發送預充電命令

發送兩次自動刷新命令

設置SDRAM模式

發送正常運行命令

系統啟動時，SDRAM尚未初始化。理論上，程序在系統啟動后的任何時刻都可以進行SDRAM初始化。然而，由于SDRAM初始化過程比較復雜，使用的系統資源較多，SDRAM初始化必須在所需的系統資源初始化完成后再進行。

具體上講，開發者在芯片剛剛啟動時(如Reset_Handler中)初始化SDRAM需要留心以下細節：

由于SDRAM初始化函數使用系統堆棧或全局變量，開發者必須確保系統堆棧或全局變量所在的物理內存上電及時鐘使能。

在程序跳轉到主程序啟動之前，全局變量未清零或初始化，如果在主函數之前執行SDRAM初始化，開發者必須手動初始化變量。

舉個例子，在LPC5460x中，開發者需要在SystemInit函數中初始化SDRAM，該函數(SystemInit)由Reset_Handler調用。在調用系統初始化之前，要通過設置AHBCLKCTRLSET0寄存器將SRAM時鐘使能。

Reset_Handler PROCEXPORT Reset_Handler [WEAK]IMPORT SystemInitIMPORT __main; clock control SRAM1/SRAM2/SRAM3 for stackLDR r0, = 0x40000220 ; AHBCLKCTRLSET0MOV r1, #0x38STR r1, [r0]LDR r0, =SystemInitBLX r0LDR r0, =__mainBX r0ENDP

SDRAM存儲器布局

當使用SDRAM時，外部存儲控制器(EMC)分配SDRAM一定的地址空間。開發者可以使用鏈接描述文件將代碼或數據分配到SDRAM中。值得注意的是，鏈接器腳本編程在不同IDE之間是不同的。

以LPC5460x系列微控制器為例，SDRAM支持4個片選區，每個片選區最大支持256MB空間。

當SDRAM的硬件連接使用SDRAM片選0的情況下，在KEIL平臺下，將加載在SPIFLASH的Coremark基準測試程序拷貝到SDRAM中執行需要以下幾步。(coremark基準測試程序包括core_list_join.c，core_matrix.c，core_state.c及core_util.c)。

定義SDRAM區域，從0xA0000000開始，大小為0x80000。定義SPIFLASH區域，大小為0x80000（SPIFLASH存儲器的起始地址為0x10000000）。

在C源碼中使用“SDRAM_Data”和“SDRAM_Function”屬性，標記放在SDRAM區域中的數據或程序。(SDRAM_Data和SDRAM_Function只是文本名字)。

也可以將整個目標文件的數據和程序段配置到SDRAM

#define m_spifi_start 0x10000000#define m_spifi_size 0x800000#define m_sdram_start 0xA0000000#define m_sdram_size 0x80000LR_m_text2 m_spifi_start m_spifi_size { ; load to SPIFILR_m_sdram_text m_sdram_start m_sdram_size { *(SDRAM_Data) *(SDRAM_Function) core_list_join.o core_matrix.o core_state.o core_util.o}

配置MPU

在SDRAM中運行程序，開發者可能需要配置ARM內核內存保護單元(MPU)。

內存保護單元(MPU)是一個可編程單元，用于定義內存訪問權限。當MPU沒有使能時，內存地址空間具有默認的訪問權限。

如ARMCortex?-M4器件通用用戶指南中所述，當程序執行SDRAM中的代碼且SDRAM內存影射地址的默認屬性為禁止執行時,內核就會產生HARDFAULT異常，且指令訪問沖突標志SCB->CFSR為1，該異常表示處理器嘗試從不允許執行的位置獲取指令。

因此，當SDRAM被影射到默認不可執行的地址空間時（如在LPC5460x中，SDRAM影射到0xA0000000起始的地址），開發者必須配置并使能MPU才能在SDRAM中執行代碼。如下例中，代碼配置并使能MPU，允許從0xA0000000到0xA0100000的內存區域是可執行的。

MPU->RNR = 0; //Region number 0MPU->RBAR = 0xA0000000; //Region base address/*FullAccess|TEX:000|S:0|C:0|B:0(Nocacheable,noshareable)|1MSIZE|ENABLE*/MPU->RASR = (0 << 28) | (0x3 << 24) | (0x0 << 19) | (0 << 18) | (0 << 17) | (0 << 16) | (0xFF < 8) | (0x13 << 1) | (1 << 0); //Region size and enableMPU->CTRL = MPU_CTRL_ENABLE_Msk | MPU_CTRL_PRIVDEFENA_Msk;

SDRAM性能基準

最后，在LPC5460x經過程序運行CoreMark性能基準測試，總結了一點點經驗，分享給大家

SDRAM(16位帶寬)中的代碼執行效率僅為在內部SRAM中執行效率性能40％，大約是內部FLASH中運行代碼性能的50％；

代碼在SDRAM中運行時，較高的CPU頻率（CPU沒有Cache）不能改善執行效率，這時SDRAM帶寬成為系統性能的瓶頸。

基于這樣的測試結果，建議大家在要求較高性能時，把程序代碼放在內部SRAM執行，而用片外大容量的SDRAM存放海量的數據。