JESD204B接口標準如何用于ADC到FPGA設計中
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1629文章
21729瀏覽量
603005 -
ADI
+關注
關注
146文章
45819瀏覽量
249761
發布評論請先 登錄
相關推薦
JESD204B使用說明
能力更強，布線數量更少。 本篇的內容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調用jesd204b ip核來一步步在
TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性
電子發燒友網站提供《TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性.pdf》資料免費下載
發表于 12-10 14:27
?0次下載
adc32j22、dac37j82的jesd204b是不是只能通過測試RBD=1~K來確定最優的RBD值？
參考E2E文章“JESD204B: How to calculate your deterministic latency”計算adc、dac的total latency，計算公式如下
發表于 12-04 07:31
調試ADS52J90板卡JESD204B接口遇到的問題求解
我在調試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應用手冊中能看到LVDS的詳細說明，但是缺少關于JESD204B的相關資料，能否提供相關
發表于 11-28 06:13
通過JESD204B與FPGA連接時，出現p/n交叉的情況，是否可以p/n交叉連接？
您好，下圖左側為FPGA核心板在底板上的接插件，通過JESD204B方式與ADC連接，但布線路徑需要交叉。
這種情況應該如何處理？
方案1. 將差分線對內交叉連接，即FPGA的差分線
發表于 11-26 06:29
在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號，怎么連接設備時鐘和sysref到AFE和FPGA？
各位有人用過AFE58JD48嗎，我在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號，怎么連接設備時鐘和sysref到AFE和FPGA？我看LMK0482
發表于 11-18 07:51
使用JESD204B接口，線速率怎么計算？
使用JESD204B接口，線速率怎么計算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設備，采樣時鐘fs為500MHz，在表8-17，中選擇模式0,N&
發表于 11-18 07:10
如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘？
你好！在使用ADS54J42EVM的過程中，我需要采用產品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信，這需要ADS54J42EVM產生156.25Mhz
發表于 11-14 07:12
ADC16DX370 JESD204B串行鏈路的均衡優化
電子發燒友網站提供《ADC16DX370 JESD204B串行鏈路的均衡優化.pdf》資料免費下載
發表于 10-09 08:31
?1次下載
從JESD204B升級到JESD204C時的系統設計注意事項
電子發燒友網站提供《從JESD204B升級到JESD204C時的系統設計注意事項.pdf》資料免費下載
發表于 09-21 10:19
?2次下載
抓住JESD204B接口功能的關鍵問題
JESD204B是最近批準的JEDEC標準，用于轉換器與數字處理器件之間的串行數據接口。它是第三代標準，解決了先前版本的一些缺陷。該
JESD204B的常見疑問解答
送數據。在歷代轉換器中，低壓差分信號（LVDS）和并行接 口允許對DAC或ADC的最低有效位（LSB）或最高有效位（MSB）進行簡單探測/調試，檢查函數轉換器是否正在工作。使用JESD204B
發表于 01-03 06:35
工商網監
評論