對(duì)全新芯片堆疊技術(shù)的全面支持確保實(shí)現(xiàn)最高性能的3D-IC解決方案

解決方案包括多裸晶芯片版圖設(shè)計(jì)實(shí)現(xiàn)、寄生參數(shù)提取和時(shí)序分析，以及物理驗(yàn)證

幫助早期合作伙伴加速高度集成的新一代產(chǎn)品投放市場(chǎng)

新思科技(Synopsys, Inc. 納斯達(dá)克股票代碼：SNPS)近日宣布，新思科技設(shè)計(jì)平臺(tái)已通過臺(tái)積電(TSMC)最新系統(tǒng)整合單晶片(TSMC-SoIC?)3D芯片堆疊技術(shù)認(rèn)證。該平臺(tái)將全面支持這一技術(shù)，并與高度靈活的設(shè)計(jì)參考流程相結(jié)合，可立即為用戶部署高性能、高連接性的多裸晶芯片技術(shù)解決方案，涵蓋移動(dòng)計(jì)算、網(wǎng)絡(luò)通信、消費(fèi)和汽車電子等多種應(yīng)用。

以新思科技設(shè)計(jì)實(shí)現(xiàn)和signoff解決方案為中心，高容量設(shè)計(jì)參考方法包括先進(jìn)的電介質(zhì)通孔(TDV)建模、多裸晶芯片版圖繪制、物理布局規(guī)劃和實(shí)現(xiàn)、寄生參數(shù)提取和時(shí)序分析，以及高度可擴(kuò)展的物理驗(yàn)證。

新思科技設(shè)計(jì)平臺(tái)

支持臺(tái)積電先進(jìn)的SoIC芯片堆疊技術(shù)

其主要產(chǎn)品和功能包括：

●IC Compiler? II布局布線：用于高度復(fù)雜的多裸晶芯片IC(集成電路)的高效設(shè)計(jì)繪制和靈活規(guī)劃。高質(zhì)量的布線支持包括硅通孔(TSV)、TDV，凸塊(Bump)和再分布引線層(RDL)連接解決方案。

●PrimeTime?時(shí)序signoff：全系統(tǒng)靜態(tài)時(shí)序分析，支持多裸晶芯片靜態(tài)時(shí)序分析(STA)。

●StarRC?提取signoff：3D-IC設(shè)計(jì)方法包含先進(jìn)功能，可處理多裸晶芯片寄生參數(shù)交互以及新的TDV和TSV建模。

●IC Validator物理signoff：DRC和LVS驗(yàn)證，包括對(duì)SoIC跨裸晶芯片接口DRC/LVS檢查的支持。

“系統(tǒng)帶寬不斷提高，加上日益增加的復(fù)雜性需要我們拿出新的創(chuàng)新方案。因此，臺(tái)積電再次以全新的3D集成技術(shù)和極高的實(shí)現(xiàn)效率，幫助用戶將高度差異化的產(chǎn)品推向市場(chǎng)。我們一直保持與新思科技的良好合作，由此打造出以臺(tái)積電創(chuàng)新SoIC先進(jìn)芯片堆疊技術(shù)為支撐的可擴(kuò)展的設(shè)計(jì)方法。我們期待雙方用戶都能從這些先進(jìn)的技術(shù)和服務(wù)中受益，真正實(shí)現(xiàn)系統(tǒng)級(jí)封裝。”

——Suk Lee

臺(tái)積電設(shè)計(jì)基礎(chǔ)架構(gòu)市場(chǎng)部高級(jí)總監(jiān)

“與臺(tái)積電最新合作成果有望在系統(tǒng)規(guī)模和系統(tǒng)有效性能方面取得突破性進(jìn)展。新思科技數(shù)字設(shè)計(jì)平臺(tái)和共同開發(fā)出的相關(guān)方法學(xué)將幫助設(shè)計(jì)人員在部署新一代多裸晶芯片解決方案時(shí)更有把握地滿足時(shí)間進(jìn)度要求。”

——Sassine Ghazi

新思科技芯片設(shè)計(jì)事業(yè)部聯(lián)席總經(jīng)理