- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:59fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
在邊緣檢測中，常用的一種模板是Sobel 算子。Sobel 算子有兩個，一個是檢測水平邊緣的 ；另一個是檢測垂直邊緣的 。與Prewitt算子相比，Sobel算子對于像素的位置的影響做了加權，可以降低邊緣模糊程度，因此效果更好。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
協議
+關注
關注
2文章
614瀏覽量
39781 -
IP
+關注
關注
5文章
1771瀏覽量
151172
發布評論請先 登錄
相關推薦
熱點推薦
PYNQ設計案例：基于HDL語言+Vivado的自定義IP核創建
作者：Mculover666 1.實驗目的 用HDL語言+Vivado創建一個掛載在AXI總線上的自定義IP核 2.實驗步驟 2.1.創建一個新的項目 ? ? 2.2.調用Create
一文詳解Video In to AXI4-Stream IP核
Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數據，即同步sync或消隱blank信號或者而后者皆有)轉換成AXI4-Stream
【Z-turn Board試用體驗】+ 【第六貼】：為ZYNQ的SOC添加自定義IP實現嵌入式系統
LED_IP、IIC_IP1.2搭建基本硬核、AXI接口、GPIO外設1.3自定義IP：File
發表于 06-11 23:52
ZYNQ & AXI總線 & PS與PL內部通信(用戶自定義IP)
（1個）：是ARM多核架構下定義的一種接口，中文翻譯為加速器一致性端口，用來管理DMA之類的不帶緩存的AXI外設，PS端是Slave接口。我們可以雙擊查看ZYNQ的
發表于 01-08 15:44
PCIE項目中AXI4 IP核例化詳解
的fifo接口)，用戶只要操作fifo接口，無需關心PCIE的內部驅動。為了便于讀者更加明白，可以深入了解PCIE，我們將會制作一個PCIE的連載系列。今天，首先說一下自定義AXI4的
發表于 12-13 17:10
ZYNQ自定義AXI總線IP應用 ——PWM實現呼吸燈效果
ZYNQ自定義AXI總線IP應用——PWM實現呼吸燈效果一、前言 在實時性要求較高的場合中，CPU軟件執行的方式顯然不能滿足需求，這時需要硬件邏輯實現部分功能。要想使自定義
發表于 04-23 11:16
【正點原子FPGA連載】第六章自定義IP核-呼吸燈實驗-領航者ZYNQ之linux開發指南
Vivado軟件中，通過創建和封裝IP向導的方式來自定義IP核，支持將當前工程、工程中的模塊或者指定文件目錄封裝成IP
發表于 09-09 17:01
【正點原子FPGA連載】第八章自定義IP核-呼吸燈實驗--摘自【正點原子】達芬奇之Microblaze 開發指南
8.1.1 系統框圖框圖中的UART用于打印信息，Breath LED IP核為自定義的IP核，McroBlaze處理器通過
發表于 10-17 11:52
【正點原子FPGA連載】第八章自定義IP核-呼吸燈實驗--摘自【正點原子】達芬奇之Microblaze 開發指南
的方式來自定義IP核，支持將當前工程、工程中的模塊或者指定文件目錄封裝成IP核，當然也可以創建一個帶有A
發表于 10-19 16:04
構建自定義AXI4-Stream FIR濾波器的步驟
1、?構建自定義AXI4-Stream FIR濾波器 AMD-Xilinx 的 Vivado 開發工具具有很多方便FPGA開發功能，我最喜歡的功能之一是block design的設計流程
發表于 11-07 16:07
AXI接口簡介_AXI IP核的創建流程及讀寫邏輯分析
本文包含兩部分內容：1）AXI接口簡介；2）AXI IP核的創建流程及讀寫邏輯分析。 1AXI簡
AXI4-Stream Video 協議和AXI_VDMA的IP核介紹
本文主要介紹關于AXI4-Stream Video 協議和AXI_VDMA的IP核相關內容。為后文完成使用帶有HDMI
自定義AXI-Lite接口的IP及源碼分析
在 Vivado 中自定義 AXI4-Lite 接口的 IP，實現一個簡單的 LED 控制功能，并將其掛載到 AXI Interconnec
發表于 06-25 16:31
?3912次閱讀
工商網監
評論