人類最早使用的定時(shí)工具是沙漏或水漏,但在鐘表誕生發(fā)展成熟之后,人們開始嘗試使用這種全新的計(jì)時(shí)工具來(lái)改進(jìn)定時(shí)器,達(dá)到準(zhǔn)確控制時(shí)間的目的。定時(shí)器確實(shí)是一項(xiàng)了不起的發(fā)明,使相當(dāng)多需要人控制時(shí)間的工作變得簡(jiǎn)單了許多。人們甚至將定時(shí)器用在了軍事方面,制成了定時(shí)炸彈,定時(shí)雷管。現(xiàn)在的不少家用電器都安裝了定時(shí)器來(lái)控制開關(guān)或工作時(shí)間。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
本帖最后由 100dongdong 于 2020-5-16 23:48 編輯
正點(diǎn)原子FPGA開拓者開發(fā)板,Intel(Altera) FPG
發(fā)表于 05-16 23:35
1)實(shí)驗(yàn)平臺(tái):正點(diǎn)原子開拓者FPGA 開發(fā)板2)摘自《開拓者FPGA開發(fā)指南》關(guān)注官方微信號(hào)公眾
發(fā)表于 07-30 14:58
1)實(shí)驗(yàn)平臺(tái):正點(diǎn)原子開拓者FPGA 開發(fā)板2)摘自《開拓者FPGA開發(fā)指南》關(guān)注官方微信號(hào)公眾
發(fā)表于 08-05 11:12
1)實(shí)驗(yàn)平臺(tái):正點(diǎn)原子開拓者FPGA 開發(fā)板2)摘自《開拓者FPGA開發(fā)指南》關(guān)注官方微信號(hào)公眾
發(fā)表于 08-24 16:41
求問各位大佬,剛剛?cè)腴T正點(diǎn)開拓者FPGA開發(fā)板,用板載pcf8591采集信號(hào)發(fā)生器單一頻率正弦波,再用ip核做fft,結(jié)果和matlab上f
發(fā)表于 01-04 09:34
該課程是正點(diǎn)原子團(tuán)隊(duì)編寫,詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
發(fā)表于 09-18 07:04
?1962次閱讀
正點(diǎn)原子開拓者FPGA開發(fā)板配套視頻
發(fā)表于 09-04 06:02
?2220次閱讀
正點(diǎn)原子開拓者FPGA開發(fā)板配套視頻
發(fā)表于 09-04 06:00
?2035次閱讀
、和單一內(nèi)核仿真技術(shù),編譯仿真速度快,編譯的代碼與平臺(tái)無(wú)關(guān),便于保護(hù)IP核,個(gè)性化的圖形界面和用戶接口,為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的手段,是FPGA/ASIC設(shè)計(jì)的首選仿真軟件。
發(fā)表于 09-19 07:09
?2773次閱讀
該課程是正點(diǎn)原子團(tuán)隊(duì)編寫,詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
發(fā)表于 09-17 07:10
?1451次閱讀
IP(知識(shí)產(chǎn)權(quán))核將一些在數(shù)字電路中常用,但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等設(shè)計(jì)成可修改參數(shù)的模塊。隨著CPLD/F
發(fā)表于 09-16 07:08
?1500次閱讀
該課程是正點(diǎn)原子團(tuán)隊(duì)編寫,詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
發(fā)表于 09-16 07:07
?2845次閱讀
該課程是正點(diǎn)原子團(tuán)隊(duì)編寫,詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
發(fā)表于 09-16 07:06
?2819次閱讀
該課程是正點(diǎn)原子團(tuán)隊(duì)編寫,詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
發(fā)表于 09-16 07:04
?1566次閱讀
該課程是正點(diǎn)原子團(tuán)隊(duì)編寫,詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
發(fā)表于 09-12 07:09
?3701次閱讀
評(píng)論