- Load:12.44 second
- Duration:519 second
- Size:640x360
- Volume:0%
- Fps:61fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
00:00/08:39
根據(jù)FIFO工作的時鐘域，可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時鐘為同一個時鐘。在時鐘沿來臨時同時發(fā)生讀寫操作。異步FIFO是指讀寫時鐘不一致，讀寫時鐘是互相獨立的。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1646文章
22090瀏覽量
620343 -
fifo
+關(guān)注
關(guān)注
3文章
402瀏覽量
44966 -
時鐘
+關(guān)注
關(guān)注
11文章
1906瀏覽量
133433
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
求助verilog編寫實現(xiàn)AXIStream-FIFO功能思路
各位大神，有沒有用過AXIStream-FIFO IP core的或不用core直接用verilog實現(xiàn)過AXIStream-FIFO功能的，我現(xiàn)在FPGA入門練習(xí)(據(jù)說華為等大公司喜
發(fā)表于 02-21 16:24
明德?lián)P點撥FPGA在線培訓(xùn)課程下載 很實用的資料
課程就足夠?qū)W習(xí)FPGA，無須再學(xué)習(xí)其他資料，是您學(xué)習(xí)FPGA的最佳選擇。感覺課程非常實用，與眾不同的地方在于，它練習(xí)很多，而且會先出一個功能文檔，然后按照文檔設(shè)計，接著對照設(shè)計思路，看
發(fā)表于 05-20 14:47
Xilinx FPGA入門連載52：FPGA片內(nèi)FIFO實例之FIFO配置
Xilinx FPGA入門連載52：FPGA片內(nèi)FIFO實例之FIFO配置特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan
發(fā)表于 02-29 13:35
Xilinx FPGA入門連載52：FPGA片內(nèi)FIFO實例之FIFO配置
Xilinx FPGA入門連載52：FPGA片內(nèi)FIFO實例之FIFO配置特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan
發(fā)表于 02-29 13:35
異步FIFO結(jié)構(gòu)及FPGA設(shè)計
異步FIFO結(jié)構(gòu)及FPGA設(shè)計，解決亞穩(wěn)態(tài)的問題
發(fā)表于 11-10 15:21
?4次下載
FPGA之FIFO練習(xí)1：設(shè)計思路
FIFO隊列具有處理簡單，開銷小的優(yōu)點。但FIFO不區(qū)分報文類型，采用盡力而為的轉(zhuǎn)發(fā)模式，使對時間敏感的實時應(yīng)用（如VoIP）的延遲得不到保證，關(guān)鍵業(yè)務(wù)的帶寬也不能得到保證。
FPGA之FIFO練習(xí)
FIFO隊列具有處理簡單，開銷小的優(yōu)點。但FIFO不區(qū)分報文類型，采用盡力而為的轉(zhuǎn)發(fā)模式，使對時間敏感的實時應(yīng)用（如VoIP）的延遲得不到保證，關(guān)鍵業(yè)務(wù)的帶寬也不能得到保證。
FPGA之FIFO的原理概述
FIFO隊列不對報文進(jìn)行分類，當(dāng)報文進(jìn)入接口的速度大于接口能發(fā)送的速度時，FIFO按報文到達(dá)接口的先后順序讓報文進(jìn)入隊列，同時，FIFO在隊列的出口讓報文按進(jìn)隊的順序出隊，先進(jìn)的報文將先出隊，后進(jìn)的報文將后出隊。
FPGA之FIFO練習(xí)2：設(shè)計思路
FIFO( First Input First Output)簡單說就是指先進(jìn)先出。由于微電子技術(shù)的飛速發(fā)展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來越便宜。
FPGA之異步練習(xí)：設(shè)計思路
在異步設(shè)計中，完全避免亞穩(wěn)態(tài)是不可能的。因此，設(shè)計的基本思路應(yīng)該是：首先盡可能減少出現(xiàn)亞穩(wěn)態(tài)的可能性，其次是盡可能減少出現(xiàn)亞穩(wěn)態(tài)并給系統(tǒng)帶來危害的可能性。
XILINX FPGA IP之FIFO Generator例化仿真
上文XILINX FPGA IP之FIFO對XILINX FIFO Generator IP的特性和內(nèi)部處理流程進(jìn)行了簡要的說明，本文通過實際例子對該IP的使用進(jìn)行進(jìn)一步的說明。本例子
淺談FIFO設(shè)計思路
FIFO在設(shè)計是一個非常常見并且非常重要的模塊，很多公司有成熟的IP，所以一部分人并沒有人真正研究寫過FIFO，本文僅簡述FIFO中部分值得保留的設(shè)計思路。
工商網(wǎng)監(jiān)
評論