- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:61fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
Quartus II 是Altera公司的綜合性CPLD/FPGA開發軟件，原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。
Quartus II可以在Windows、Linux以及Unix上使用，除了可以使用Tcl腳本完成設計流程外，提供了完善的用戶圖形界面設計方式。具有運行速度快，界面統一，功能集中，易學易用等特點。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1643文章
21929瀏覽量
612847 -
cpld
+關注
關注
32文章
1257瀏覽量
170803 -
quartus
+關注
關注
17文章
172瀏覽量
75138
發布評論請先 登錄
相關推薦
熱點推薦
【正點原子FPGA連載】第十二章 動態數碼管顯示實驗
`1）實驗平臺：正點原子開拓者FPGA開發板2）平臺購買地址：https://item.taobao.com/item.htm?id=5797492098202）全套實驗源碼+手冊+
發表于 06-15 22:54
分享正點原子FPGA開發板全套資料
本帖最后由 100dongdong 于 2020-5-16 23:48 編輯
正點原子FPGA開拓者開發板，Intel（Altera） FPG
發表于 05-16 23:35
正點開拓者FPGA開發板使用問題
求問各位大佬，剛剛入門正點開拓者FPGA開發板，用板載pcf8591采集信號發生器單一頻率正弦波，再用ip核做fft，結果和matlab上fft不一樣，請問是怎么回事呢？
發表于 01-04 09:34
正點原子開拓者FPGA Qsys視頻：uC/GUI圖片/數字顯示實驗
該課程是正點原子團隊編寫，詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關的視頻。
正點原子開拓者FPGA視頻:Modelsim軟件的使用
、和單一內核仿真技術，編譯仿真速度快，編譯的代碼與平臺無關，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調錯提供強有力的手段，是FPGA/ASIC設計的首選仿真軟件。
正點原子開拓者FPGA視頻:SignalTap II軟件的使用
SignalTap II全稱SignalTap II Logic Analyzer是第二代系統級調試工具，可以捕獲和顯示實時信號，觀察在系統設計中的硬件和軟件之間的互相作用。Quartus
正點原子開拓者FPGA Qsys視頻：uCOS II任務管理與時間管理（2）
該課程是正點原子團隊編寫，詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關的視頻。
正點原子開拓者FPGA Qsys視頻：自定義IP核之數碼管(2)
該課程是正點原子團隊編寫，詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關的視頻。
正點原子開拓者FPGA Qsys視頻：PIO按鍵控制LED
該課程是正點原子團隊編寫，詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關的視頻。
正點原子開拓者FPGA Qsys視頻：PIO IRQ
該課程是正點原子團隊編寫，詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關的視頻。
正點原子開拓者FPGA Qsys視頻:Hello World
該課程是正點原子團隊編寫，詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關的視頻。
工商網監
評論