74HC595是一個(gè)8位串行輸入、并行輸出的位移緩存器:并行輸出為三態(tài)輸出。在SCK 的上升沿,串行數(shù)據(jù)由SDL輸入到內(nèi)部的8位位移緩存器,并由Q7'輸出,而并行輸出則是在LCK的上升沿將在8位位移緩存器的數(shù)據(jù)存入到8位并行輸出緩存器。當(dāng)串行數(shù)據(jù)輸入端OE的控制信號(hào)為低使能時(shí),并行輸出端的輸出值等于并行輸出緩存器所存儲(chǔ)的值。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
深入淺出玩轉(zhuǎn)FPGA
發(fā)表于 07-21 09:21
74HC595是什么?74HC595有何作用?74HC595的管腳有哪些功能?74HC595是如何去驅(qū)動(dòng)數(shù)碼管的?
發(fā)表于 08-02 09:54
?4、數(shù)碼管顯示數(shù)碼管驅(qū)動(dòng)電路采用2片74HC595芯片進(jìn)行IO擴(kuò)展,僅僅只需3Pin即可驅(qū)動(dòng)需要16位引腳的數(shù)碼管。74HC595是一個(gè)8
發(fā)表于 12-07 07:29
今天學(xué)習(xí)小王子開發(fā)板基于74HC595串行數(shù)碼管顯示實(shí)驗(yàn)基于74HC595串行數(shù)碼管顯示實(shí)驗(yàn)1
發(fā)表于 03-01 06:34
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-verilogiic1121
發(fā)表于 10-27 18:20
?11次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-ps2verilog
發(fā)表于 10-27 18:20
?8次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-myosctest
發(fā)表于 10-27 18:20
?5次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-uartverilog
發(fā)表于 10-27 18:20
?6次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-UFTtest
發(fā)表于 10-27 18:20
?4次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-keyscanverilog
發(fā)表于 10-27 18:20
?8次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-johnsonverilog
發(fā)表于 10-27 18:20
?8次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-clkdivverilog
發(fā)表于 10-27 18:20
?4次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-modelsim_test
發(fā)表于 10-27 18:20
?4次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-mux16
發(fā)表于 10-27 18:20
?6次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-verilogled7
發(fā)表于 10-27 18:20
?18次下載
評(píng)論